

CONVERSOR CC-CC ELEVADOR/ABAIXADOR ZVZCS PWM COM GRAMPEAMENTO ATIVO

Rafael Luís Klein, Raphael Jorge Millnitz dos Santos, Angelo Fillipi de Paiva,
Alessandro Luiz Batschauer e Marcello Mezaroba

Núcleo de Processamento de Energia Elétrica – nPEE – Departamento de Engenharia Elétrica
Universidade do Estado de Santa Catarina UDESC – CCT, Joinville - SC

e-mail: rafaelluisklein@gmail.com, raphael.phh@gmail.com, fillipi.angelo@gmail.com,
batschauer@joinville.udesc.br, mezaroba@joinville.udesc.br

Resumo - Este artigo apresenta o conversor CC-CC bidirecional em corrente (Elevador/abaixador) com comutação suave ZVZCS (zero voltage zero current switching) e grameamento ativo, utilizando um único interruptor auxiliar. As perdas em comutação são reduzidas através da implementação de um circuito *snubber* ativo, o qual provê comutação sob tensão nula (ZVS) na entrada em condução de todos os interruptores e também no bloqueio do interruptor auxiliar. O bloqueio do interruptor principal ocorre com comutação sob corrente nula (ZCS). Dentre as suas principais características estão robustez, baixo peso e volume e alta eficiência. O princípio de operação em regime permanente, análise matemática, simulação numérica e resultados experimentais de um protótipo de laboratório são apresentados.

Palavras-Chave – Comutação Suave, Conversor CC-CC, Grampeamento Ativo, ZVZCS.

STEP-UP/STEP-DOWN ZVZCS PWM DC-DC CONVERTER WITH ACTIVE CLAMPING

Abstract – This paper presents a regenerative step-up/step-down dc-dc zero-voltage-zero-current-switching pulse-width modulation converter with active clamping. The switching losses are reduced due to the implementation of a simple active snubber circuit that provides zero-voltage-switching (ZVS) at turn-on of all switches and at turn-off of the auxiliary switch, and zero-current-switching at turn-off of the main switch. The theoretical analysis, basic equations, design methodology, simulation and experimental results are shown in this paper. The main advantages of the proposed power converter are the small number of components, robustness, small weight and size, and high efficiency.

Keywords - Active Clamping, DC-DC Converters, Soft Commutation, ZVZCS.

I. INTRODUÇÃO

Os conversores CC-CC não isolados com modulação por largura de pulso (PWM) operando a altas frequências têm

sido largamente utilizados pela indústria devido a alta densidade de potência, resposta dinâmica rápida e simplicidade no controle.

O conversor CC-CC bidirecional em corrente, conhecido também como conversor CC-CC elevadores/abaixador é muito versátil em aplicações que necessitam de reversibilidade do fluxo de potência entre entrada e saída. Isso é muito comum em acionamentos elétricos CC operando em 2 quadrantes (tração e frenagem), UPS (*Uninterruptible power supply*) de dupla conversão, sistemas de armazenamento de energia baseados em supercapacitores e banco de baterias, processamento de energia em sistemas fotovoltaicos e sistemas operando com células combustíveis.

O aumento da frequência de chaveamento tem como atrativo o aumento da densidade de potência do circuito. Entretanto altas frequências de chaveamento em conversores PWM são limitadas pelos seguintes efeitos:

- Aumento dos esforços de chaveamento (picos de tensão e corrente elevados) nos dispositivos semicondutores durante as comutações.
- Perdas por comutação.
- Elevadas derivadas de tensão (dv/dt) e corrente (di/dt).

Esses efeitos resultam em super dimensionamento de componentes, perda de eficiência e produção de interferência eletromagnética (EMI). Logo, em altas frequências e altas potências, faz-se necessário o uso de técnicas de comutação suave a fim de reduzir as perdas por chaveamento.

Muitos estudos têm sido focados no desenvolvimento de técnicas de comutação suave de conversores CC-CA e de conversores CC-CC reversíveis, através da utilização de circuitos auxiliares passivos [1]-[14] e ativos [15]-[45]. Os circuitos auxiliares podem ser compostos por elementos passivos, tais como, capacitores e indutores, ou ainda diodos e interruptores controlados. Sendo assim as técnicas ditas passivas são caracterizadas pela ausência de interruptores controlados no circuito auxiliar enquanto as ativas são caracterizadas por utilizar interruptores controlados no circuito auxiliar.

Entre as soluções passivas, talvez a mais difundida seja o *snubber* de *Undeland* [1]-[6], o qual proporciona bom desempenho na maioria das aplicações que utilizam braços de interruptores, porém, não sendo capaz de regenerar a energia do processo de comutação. Para tentar minimizar as perdas por comutação alguns trabalhos apresentam modificações no *snubber* de *Undeland* a fim de regenerar a energia proveniente das perdas por comutação [7]-[14].

Entre as soluções ativas, as principais são as que utilizam modulação PWM sem a necessidade de circuitos de controle especiais. Um destes trabalhos é o ARDPI (Inversor com

Artigo submetido em 19/11/2011. Primeira revisão em 11/02/2012, segunda revisão em 02/05/2012. Aceito para publicação em 21/05/2012 por recomendação do editor João Onofre P. Pinto.

Pólo Ressonante Auxiliar a Diodos) [15], que combina a técnica de modulação *PWM* convencional com a obtenção de comutação suave, no entanto necessita uma corrente circulante na ordem de 2 a 2,5 vezes o valor da corrente de carga. Uma topologia similar a anterior é a *ARPI* (Inversor com Pólo Ressonante Auxiliar) [16], onde os níveis de corrente no circuito são reduzidos através de uma complexa estratégia de controle. Outro circuito encontrado na literatura é o *ARCPI* (Inversor com Pólo de Comutação Ressonante Auxiliar) [17]-[19]. Este circuito possui interruptores auxiliares que necessitam ser comandados apenas quando a corrente de carga é baixa e não possui energia suficiente para garantir a comutação suave, tornando o circuito de controle complexo e dependente de sensores para detecção das correntes mínimas.

Outra topologia de conversores encontrada na literatura é a topologia com barramento *CC* ressonante, onde a tensão de barramento decresce e atinge zero de forma a garantir a comutação sob tensão nula (*ZVS*) [20]-[27]. Fatores como a baixa capacidade de aumento da frequência de chaveamento, aumento dos esforços de tensão nos interruptores e a presença de sub-harmônicos na tensão de saída estão presentes nas primeiras estruturas desta família de conversores [21]-[22]. Outras estruturas apresentavam ainda falhas na passagem por zero e sobre-tensão no barramento devido às condições iniciais do circuito, exigindo uma técnica de controle especial para solucionar tais problemas [22][23]. Inúmeras tentativas foram realizadas e alguns avanços foram obtidos ao implementar o *PWM* na topologia original do Barramento *CC* ressonante, obtendo as topologias Quase-Ressonante *PWM* com barramento *CC* [25]-[27].

No âmbito de aperfeiçoar a capacidade de controle *PWM* e reduzir os esforços nos interruptores da estrutura, a topologia do inversor *Notch*-Comutado *PWM* foi proposta em [28]. O funcionamento da topologia consiste na operação convencional de uma ponte inversora *PWM*, sendo que o circuito auxiliar proporciona as condições de comutação sob tensão nula zerando abruptamente a tensão de barramento durante um curto período de tempo. Dentro desta família, existem ainda as topologias que utilizam a energia de recuperação reversa de diodos para garantir a comutação *ZVS* em conversores *CC-CA* [29][30] e *CC-CC* [31]. A comutação suave ocorre para todos os interruptores do circuito, incluindo o interruptor auxiliar. O chaveamento do interruptor auxiliar é sincronizado com o *PWM* dos interruptores principais. Recentemente esta técnica de comutação foi empregada em retificadores bidirecionais [32], com uma proposta de modulação que dispensa a utilização da energia de recuperação reversa dos diodos para prover a energia necessária para a obtenção de comutação suave *ZVS*.

Neste artigo é proposto um conversor elevador/abaixador de tensão *CC-CC ZVZCS PWM* com gramepeamento ativo. A estrutura é capaz de realizar comutação *ZVS* na entrada em condução de todos os interruptores, e também no bloqueio do interruptor auxiliar.

O bloqueio do interruptor principal ocorre com comutação sob corrente nula (*ZCS*). A comutação *ZCS* para o interruptor principal é mais propícia para a utilização de interruptores do tipo IGBT, que se caracterizam por possuir perdas elevadas durante o bloqueio.




Fig. 1 Circuito proposto.

A modulação proposta permitirá a operação com qualquer tecnologia de diodo pois a energia necessária para as comutações não depende mais do processo de recuperação reversa.

II. CIRCUITO PROPOSTO

O circuito proposto é apresentado na Figura 1. Trata-se de uma modificação do conversor bidirecional em corrente clássico, onde Q_1 e Q_2 são os interruptores principais (dependendo do modo de operação) e Q_A é um interruptor auxiliar. C_1 , C_2 e C_A são capacitores de comutação.

O circuito de *snubber* ativo é formado por um interruptor controlado Q_A , um diodo D_A em antiparalelo, um indutor L_S e um capacitor de gramepeamento C_S , que é responsável por armazenar a energia necessária para realizar as comutações *ZVS* e *ZCS* e gramepear a tensão sobre os interruptores. O indutor L_S é responsável pelo controle de di/dt durante a comutação dos interruptores.

O interruptor auxiliar opera com o dobro da frequência de chaveamento dos interruptores principais, sendo bloqueado antes de uma mudança no estado de condução dos interruptores principais. No modo elevador o interruptor Q_A é sincronizado com o interruptor Q_1 e no modo abaixador o interruptor Q_A passa a ser sincronizado com o interruptor chave Q_2 .

A Figura 2 mostra os sinais de comando para os interruptores para o modo de operação abaixador e elevador de tensão. No modo elevador de tensão, o fluxo de potência se dá de V_{in} para V_{out} e o interruptor principal é o interruptor Q_1 . Este é o modo mais comum de utilização deste conversor, principalmente em sistemas de alimentação ininterruptas (*UPS*) onde é conhecido como “modo *Backup*”.

No modo abaixador de tensão o fluxo de potência se dá de V_{out} para V_{in} e o interruptor principal passa a ser Q_2 . Neste modo de operação geralmente as correntes são reduzidas ou de curta duração, como ocorre durante a frenagem regenerativa de acionamentos. Em *UPS* esse modo de operação ocorre durante a recarga das baterias do sistema.




Fig. 2 (a) Comando dos interruptores no modo elevador de tensão. (b) Comando dos interruptores no modo abaixador de tensão.

III. ETAPAS DE OPERAÇÃO (MODO ELEVADOR)

O funcionamento do conversor proposto é simétrico para os dois sentidos de corrente I_{in} (positivo e negativo). Visto que na aplicação escolhida (UPS) o conversor opera no modo abaixador com corrente reduzida (recarga das baterias), será apresentada a análise apenas como conversor elevador. Esta escolha também se justifica pelo limite de espaço do artigo. Para simplificar a análise, as seguintes considerações são feitas: o circuito opera em regime permanente e os componentes são considerados ideais. A tensão no capacitor C_S e C_{out} e a corrente no indutor L_{in} são consideradas constantes para um período de chaveamento. Considera-se a tensão de entrada V_{in} e a indutância L_{in} como uma fonte de corrente denominada I_{in} . Na Figura 3 são apresentados os circuitos equivalentes das etapas de operação. A Figura 4 apresenta as principais formas de onda.

Primeira etapa: ($t_0 - t_1$): Durante este intervalo, a fonte de corrente de entrada I_{in} entrega energia à fonte V_{out} através do diodo D_2 . Ao mesmo tempo uma corrente adicional i_{Cs} circula através de C_S e Q_A . No final desta etapa a corrente i_{Cs} atingirá seu primeiro pico, I_{f1} .

Segunda etapa: ($t_1 - t_2$): Esta etapa inicia quando o interruptor auxiliar Q_A é bloqueado. A corrente i_{Ls} carrega o capacitor C_A de zero à $V_{out} + V_{Cs}$ e a descarrega C_1 de $V_{out} + V_{Cs}$ à zero.

Terceira etapa: ($t_2 - t_3$): Esta etapa inicia quando a tensão sobre C_1 atinge zero e é grampeada pelo diodo antiparalelo D_1 possibilitando a entrada em condução ZVS para Q_1 . É aplicada sobre o indutor L_S a tensão de entrada V_{out} fazendo com que i_{Ls} decresça linearmente. D_1 conduz $i_{Ls} - I_{in}$ enquanto D_2 conduz i_{Ls} .

Quarta etapa: ($t_3 - t_4$): Esta etapa inicia quando i_{Ls} torna-se menor que I_{in} e passa a fluir através do interruptor Q_1 . A entrada em condução ocorre sob tensão nula. A corrente i_{Ls} continua decrescendo até inverter de sentido, passando então a fluir através de Q_1 e Q_2 , caracterizando um curto de braço momentâneo com a derivada de corrente limitada pelo indutor L_S . Ao término desta etapa a corrente i_{Ls} terá atingido o valor de I_{sc} .

Quinta etapa: ($t_4 - t_5$): Inicia com o bloqueio do interruptor Q_2 com tensão nula. A corrente i_{Ls} se divide iniciando a carga da capacitância C_2 de zero à $V_{out} + V_{Cs}$ e a descarga de C_A de $V_{out} + V_{Cs}$ à zero.

Sexta etapa: ($t_5 - t_6$): Começa quando a tensão sobre o capacitor C_A zera e é grampeada pela entrada em condução de D_A , possibilitando a entrada em condução de Q_A com comutação ZVS. A corrente i_{Ls} cresce devido a aplicação da tensão V_{Cs} no indutor L_S . Ao final desta etapa a corrente i_{Ls} terá atingido zero.

Sétima etapa: ($t_6 - t_7$): Esta etapa inicia quando a corrente i_{Ls} inverte seu sentido e passa a fluir através do interruptor Q_A . A corrente i_{Ls} continua a crescer linearmente. No final desta etapa a corrente i_{Cs} atingirá seu segundo pico, I_{f2} .

Oitava etapa: ($t_7 - t_8$): Inicia quando o interruptor auxiliar é novamente bloqueado. Neste momento corrente i_{Ls} se divide iniciando a carga da capacitância C_A de zero à $V_{out} + V_{Cs}$ e a descarga de C_2 de $V_{out} + V_{Cs}$ à zero.

Nona etapa: ($t_8 - t_9$): Começa quando a tensão sobre o capacitor C_2 zera e é grampeada pela entrada em condução de D_2 . Sendo i_{Ls} maior que I_{in} , a corrente passa a fluir através do diodo D_1 , permitindo a abertura de Q_1 com corrente nula, caracterizando uma comutação tipo ZCS. É aplicada sobre o indutor L_S a tensão de entrada V_{out} fazendo com que a corrente decresça linearmente.

Décima etapa: ($t_9 - t_{10}$): Esta etapa inicia quando i_{Ls} se iguala a I_{in} , neste momento D_1 bloqueia, iniciando uma etapa ressonante entre L_S , C_A e C_1 . Ao fim desta etapa a carga da capacitância C_1 de zero à V_{out} e a descarga de C_A de V_{out} à zero.

Décima primeira etapa: ($t_{10} - t_0$): Esta etapa inicia quando a tensão no capacitor C_A atinge zero sendo grampeada pelo diodo D_A . É aplicada sobre o indutor L_S a tensão de grampeamento V_{Cs} fazendo com que a corrente cresça linearmente. Nessa etapa comanda-se o interruptor Q_A a conduzir. Quando i_{Ls} se iguala a I_{in} , Q_A entra em condução, retornando a primeira etapa de operação.

Na operação no modo abaixador corrente I_{in} inverte seu sentido e dá origem à etapas similares, considerando que o interruptor Q_A passará a ser sincronizado com o interruptor Q_2 , como mostra a Figura 2.

IV. ANÁLISE MATEMÁTICA DO CIRCUITO DE COMUTAÇÃO SUAVE

Uma das principais características do conversor apresentado é a capacidade de grampeamento da tensão em todos os interruptores. A análise quantitativa é feita a seguir.

A corrente média no capacitor C_S é calculada utilizando a equação (1):

$$i_{C_{Smd}} = \frac{1}{T_S} \cdot \left[\int_0^{t_7} \left(\frac{V_{Cs}}{L_S} \cdot t - I_{sc} \right) \cdot dt + \int_{t_7}^{t_1} \left(\frac{V_{Cs}}{L_S} \cdot t - I_{sc} - I_{f2} - I_{res} \right) \cdot dt \right] \quad (1)$$

Onde:

- T_S - Período de chaveamento.
- V_{Cs} - Tensão de grampeamento.
- I_{sc} - Pico de corrente de curto de braço.
- I_{f2} - Pico de corrente em C_S após a sétima etapa.
- I_{res} - Pico de corrente em C_S após a décima etapa.




Fig. 3. Etapas de Operação. (a) Primeira Etapa ($t_0 - t_1$). (b) Segunda Etapa ($t_1 - t_2$). (c) Terceira Etapa ($t_2 - t_3$). (d) Quarta Etapa ($t_3 - t_4$). (e) Quinta Etapa ($t_4 - t_5$). (f) Sexta Etapa ($t_5 - t_6$). (g) Sétima Etapa ($t_6 - t_7$). (h) Oitava Etapa ($t_7 - t_8$). (i) Nona Etapa ($t_8 - t_9$). (j) Décima Etapa ($t_9 - t_{10}$). (k) Décima Primeira Etapa ($t_{10} - T_s$).




Fig. 4. Principais formas de onda.

Em relação ao período de chaveamento, o tempo de comutação é muito pequeno. Fazendo um deslocamento em t_1 para facilitar a integral de iC_{smd} e assim definindo $t_1=0$ pode-se considerar que t_5 e t_1 são praticamente o mesmo ponto, i.e., o intervalo de tempo t_5-t_1 é praticamente zero e portanto t_7 pode ser considerado igual a $D \cdot T_s$.

$$t_5 = t_1 = 0 \quad (2)$$

$$t_7 - t_5 = D \cdot T_s \quad (3)$$

$$t_7 = D \cdot T_s \quad (4)$$

Onde:

D - Razão cíclica do período de chaveamento.

I_{f2} representa a corrente de pico em C_s ao término da sétima etapa. É calculada usando a equação (5):

$$I_{f2} = V_{Cs} \cdot D \cdot T_s - I_{sc} \quad (5)$$

Considerando a corrente média em C_s nula em um período de comutação e substituindo as equações (4) e (5) obtém-se a equação para a tensão de grampeamento V_{Cs} , apresentada na equação (6). I_{res} representa a corrente de pico em C_s após décima etapa e pode ser obtido usando a equação (7):

$$V_{Cs} = \frac{2 \cdot L_s}{T_s} \left[\frac{I_{res}(1-D) + I_{sc} \cdot D}{2(D)^2 - 2 \cdot D + 1} \right] \quad (6)$$

$$I_{res} = \sqrt{\frac{(C_1 + C_A) \cdot (-V_{out})^2}{L_s}} \quad (7)$$

C_1 - Capacitância intrínseca do interruptor 1.

C_A - Capacitância intrínseca do interruptor auxiliar.

Para garantir comutação sob tensão nula (ZCS) no bloqueio do interruptor principal é necessário que durante a segunda etapa a corrente no indutor L_s seja suficiente alta para assegurar a descarga de C_1 e carga de C_A .

A relação apresentada em (8) descreve esta condição.

$$L_s \cdot i_{f1}^2 \geq (C_A + C_1) (V_{out} + V_{Cs})^2 \quad (8)$$

Onde I_{f1} é expresso por (9).

$$i_{f1} = \frac{V_{Cs}}{L_s} \cdot (1-D) \cdot T_s - I_{res} \quad (9)$$

Considerando $V_{Cs} \ll V_{out}$ a relação apresentada em (10) pode ser encontrada.

$$I_{f1min} \geq V_{out} \sqrt{\frac{C_1 + C_A}{L_s}} \quad (10)$$

Para garantir comutação sob corrente nula é necessário que durante a nona etapa a corrente no indutor L_s seja maior que a corrente de entrada I_{in} .

A relação apresentada em (11) descreve esta condição.

$$I_{f2min} \geq I_{in} \quad (11)$$

Onde I_{f2} é expresso por (12).

$$i_{f2} = \frac{V_{Cs}}{L_s} \cdot D \cdot T_s - I_{sc} \quad (12)$$

Para que as comutações suaves ocorram, é necessário que a corrente de curto de braço controlado I_{sc} seja suficiente para que as correntes mínimas I_{f1min} e I_{f2min} ocorram. A partir da equação (13) é possível calcular o valor mínimo de I_{sc} para que ocorra a comutação ZVS.

$$I_{scZVS} \geq \frac{I_{f1min}(2 \cdot D^2 - 2 \cdot D + 1) - I_{res}(-2 \cdot D + 1)}{(2 \cdot D - 2 \cdot D^2)} \quad (13)$$

A relação entre I_{sc} e I_{f2min} necessária para garantir a comutação ZCS no interruptor principal é demonstrada pela equação (14):

$$I_{scZCS} \geq \frac{I_{f2min}(2 \cdot D^2 - 2 \cdot D + 1) - I_{res}(2 \cdot D - 2 \cdot D^2)}{(2 \cdot D - 1)} \quad (14)$$

I_{scZVS} e I_{scZCS} são os valores mínimos para a corrente I_{sc} necessários para garantir a comutação ZVS na entrada em condução e ZCS no bloqueio, respectivamente.

As curvas da Figura 5 mostram as correntes I_{scZVS} e I_{scZCS} para diversos valores de potência de saída. A comutação ZVS exige uma corrente I_{sc} maior que a comutação ZCS para todo o intervalo considerado. Isso significa que se for utilizado um valor mínimo de I_{sc} que garanta a comutação ZVS, também estará assegurada a comutação ZCS.

Para se obter o valor desejado de I_{sc} , é necessário o controle do tempo de curto de braço dos interruptores Q_1 e Q_2 . A partir do momento do bloqueio de Q_A , o interruptor Q_2 é mantido conduzindo por um tempo suficiente para que a corrente I_{sc} atinja o valor necessário para garantir as comutações suaves ZVS e ZCS.

Considerando $(t_4-t_3)+(t_3-t_2) \gg (t_2-t_1)$, o tempo de curto-circuito $t_{sc} = t_4-t_3 + t_3-t_2$ é obtido na equação (15).

$$t_{sc} \geq \frac{L_s}{V_{out}} \cdot (I_{f1} + I_{in} + I_{sc}) \quad (15)$$




Fig. 5 Corrente I_{sc} x Potência de Saída P_{out} (W)

V. METODOLOGIA DE PROJETO

A. Especificações

As principais especificações do protótipo podem ser observadas na TABELA I.

A corrente de entrada pode ser obtida através da equação (16).

$$I_{in} = \frac{P_{out}}{\eta \cdot V_{in}} = \frac{1000W}{0,95 \cdot 96V} \cong 11A \quad (16)$$

TABELA I
Especificações Principais

$V_{in} = 96 V_{CC}$	Tensão Nominal de Entrada
$V_{out} = 400 V_{CC}$	Tensão Nominal de Saída
$P_{out} = 1000 W$	Potência Nominal de Saída
$\Delta I = 10\%$	Ondulação máxima da corrente de entrada
$\eta = 95\%$	Rendimento
$f_s = 50 kHz$	Frequência de Chaveamento
$L_{in} = 3 mH$	Indutor de Entrada
$C_{out} = 470 \mu F$	Capacitância de Saída
$C_2, C_A = 1210 pF$	Capacitância de comutação
$C_1 = 160 pF$	Capacitância de comutação

B. Cálculo do Indutor Auxiliar

O indutor auxiliar é responsável pela limitação da derivada de corrente di/dt durante o tempo de curto-circuito dos interruptores principais. A derivada de corrente está diretamente relacionada com máximo valor que atingira o valor de corrente I_{sc} . Além disso, uma derivada de corrente muito alta implica numa elevada taxa de interferência eletromagnética emitida. Neste projeto a derivada de corrente di/dt escolhida para o projeto foi $40A/\mu s$, logo:

$$L_S = \frac{400V}{40A/\mu s} = 10\mu H \quad (17)$$

C. Período de Chaveamento

$$T_s = \frac{1}{f_s} = \frac{1}{50kHz} = 20\mu s \quad (18)$$

D. Corrente I_{res}

O valor da corrente I_{res} em C_S após a décima etapa é obtida através de (7):

$$I_{res} = \sqrt{-\frac{(160pF + 1240pF) \cdot (-400^2)}{10\mu H}} = 4,73A \quad (19)$$

E. Tensão de Grampeamento no Capacitor C_S

A tensão de grampeamento é dada por:

$$V_{Cs} = \frac{2 \cdot 10\mu H}{20\mu s} \left[\frac{4,73A(1-0,76) + 17,45A \cdot 0,76}{2(0,76)^2 - 2 \cdot 0,76 + 1} \right] \cong 22,67V \quad (20)$$

F. Condições para Comutação Suave

Para garantir a comutação *ZVS* e *ZCS* para toda faixa de carga, o valor mínimo de corrente I_{f1} e I_{f2} , obtido em (9) e (12) respectivamente, devem estar de acordo com os valores mínimos estipulados nas equações (10) e (11).

$$I_{f1min} \geq 400V \cdot \sqrt{\frac{160pF + 1210pF}{10\mu H}} \cong 4,73A \quad (21)$$

O valor de I_{f2min} terá que ser maior do que a corrente de entrada para qualquer potência de carga. O máximo valor de I_{f2min} será dado por:

$$I_{f2min} \geq I_{in} = \frac{P_{out}}{\eta \cdot V_{in}} = \frac{1000W}{0,95 \cdot 96V} \cong 11A \quad (22)$$

O valor de I_{sc} tem que ser suficiente para que sejam atingidos os valores calculados para as correntes I_{f1min} e I_{f2min} . Pelo ábaco da Figura 5 é possível dimensionar o valor de I_{sc} :

$$I_{sc} \cong 18A \quad (23)$$

G. Escolha dos Interruptores

Para o protótipo proposto foi escolhido para o interruptor principal Q_1 o IGBT IRG4PH50UD e o MOSFET 6R041C6 foi utilizado nos interruptores Q_2 e Q_A por ser um interruptor mais adequado para a abertura com comutação do tipo *ZVS*. As características dos interruptores estão relacionadas na TABELA II.

TABELA II
Especificações dos Interruptores Utilizados

IRG4PH50UD	
$V_{dss} = 1200V$	Tensão Máxima de Bloqueio
$I_C = 45 A$	Corrente máxima no coletor
6R041C6	
$V_{dss} = 600V$	Tensão Máxima de Bloqueio
$I_C = 61 A$	Corrente máxima no coletor

VI. RESULTADOS EXPERIMENTAIS

Com o objetivo de comprovar o estudo realizado foi construído um protótipo com potência de 1kW para operar com a estratégia de comutação proposta. As principais especificações do protótipo são apresentadas na Tabela III.

TABELA III
Especificações do Protótipo

Q_1	Interruptor IGBT IRG4PH50UD
Q_2, Q_A	Interruptores Mosfet 6R041C6
C_1	Capacitor Intrínseco ($\cong 160pF$)
C_A, C_2	Capacitor Intrínseco ($\cong 1210pF$)
L_{in}	Indutor de pó de ferro IT560-30 (650μH) Magmattec
L_S	Indutor de ferrite EE30/7 (10μH)
C_S	Capacitor Eletrolítico 2 x 220μF/250V

Um processador digital de sinais é utilizado para gerar os sinais de comando e sincronizar os interruptores adequadamente dependendo do modo de operação do conversor.

A. Resultados para o modo elevador

Inicialmente serão apresentados resultados no modo elevador, onde o interruptor principal é o interruptor Q_1 . A Figura 6 traz as formas de onda de tensão e corrente no interruptor principal, Q_1 . Pode-se observar que as comutações ocorrem de modo suave tanto no bloqueio (ZCS) quanto na entrada em condução (ZVS).

Na Figura 7 e Figura 8 são apresentadas as formas de onda de tensão e corrente nos interruptores Q_A e Q_2 , respectivamente. Como esperado a frequência de comutação do interruptor Q_A é o dobro da frequência de comutação dos demais interruptores. As comutações do interruptor Q_A são do tipo ZVS na entrada em condução e bloqueio. A corrente em Q_2 somente fica positiva durante o tempo de curto circuito de braço controlado, conforme determinado pelo intervalo de tempo t_{sc} .

As formas de onda de tensão e corrente no indutor L_S são mostradas na Figura 9. Pode-se observar que existem dois níveis de tensão aplicados sobre o indutor, um caracterizado pela tensão v_{CS} e outro pela tensão V_{out} .




Fig. 6. Tensão e corrente em Q_1 (200V/div, 10A/div, 1μs/div).




Fig. 7. Tensão e corrente em Q_A (200V/div, 10A/div, 1μs/div).




Fig. 8. Tensão e corrente em Q_2 (200V/div, 10A/div, 1μs/div).




Fig. 9. Tensão e corrente em L_S (200V/div, 10A/div, 1μs/div).




Fig. 10. Tensão e corrente de entrada (20V/div, 5A/div, 5μs/div).




Fig. 11. Tensão e corrente de saída (100V/div, 1A/div, 5μs/div).




Fig. 12. Eficiência do conversor operando com comutação ZVS e ZVZCS.




Fig. 13. Foto do protótipo implementado.

As tensões e correntes de entrada e de saída são mostradas nas Figuras 10 e 11 respectivamente.

A Figura 12 traz as curva de eficiência do conversor ZVZCS. Para efeito de comparação também foi adicionada a curva de eficiência do conversor operando apenas com comutação ZVS em todos os interruptores [29]. Como pode ser verificado, a eficiência melhorou em toda a faixa de operação devido à eliminação das perdas durante o bloqueio do interruptor principal. Por possuir o efeito de corrente de cauda, o bloqueio de interruptores IGBT não é suave quando utiliza-se comutação ZVS. Com a utilização de comutação ZCS no bloqueio, a corrente é forçada a zerar eliminando as perdas por comutação e consequentemente melhorando a eficiência do conversor.

Na Figura 13 pode ser vista a foto do protótipo implementado.

B. Resultados no modo abaixador

Complementarmente, são apresentados resultados de operação no modo abaixador, onde o interruptor principal passa a ser o interruptor Q_2 . Neste modo de operação o interruptor Q_A passa a ser sincronizado com Q_2 . Neste modo de operação, o conversor opera com comutação do tipo ZVS, pois o interruptor Q_2 é de tecnologia Mosfet e não necessita de comutação ZCS durante o bloqueio.

A Figura 14 traz as formas de onda de tensão e corrente no interruptor principal, Q_2 . Pode se observar que as comutações ocorrem no modo ZVS.




Fig. 14. Tensão e corrente em Q_2 (200V/div, 10A/div, 1μs/div).

Na Figura 15 e Figura 16 são apresentadas as formas de onda de tensão e corrente nos interruptores Q_A e Q_I , respectivamente. As comutações do interruptor Q_A são do tipo ZVS na entrada em condução e bloqueio. A corrente em Q_I somente fica positiva durante o tempo de curto circuito de braço controlado, conforme determinado pelo intervalo de tempo t_{sc} .

As formas de onda de tensão e corrente no indutor L_S são mostradas na Figura 17. Pode-se observar que existem dois níveis de tensão aplicados sobre o indutor, um caracterizado pela tensão v_{CS} e outro pela tensão V_{out} .




Fig. 15. Tensão e corrente em Q_A (200V/div, 10A/div, 2,5μs/div).




Fig. 16. Tensão e corrente em Q_I (200V/div, 10A/div, 1μs/div).




Fig. 17. Tensão e corrente em L_S (200V/div, 10A/div, 2,5μs/div).

VII. CONCLUSÕES

Neste trabalho foi proposto um conversor CC abaixador/elevador de tensão com comutação *ZVZCS*, com perdas de comutação reduzidas. Foram apresentadas as etapas de operação para a condição de regime permanente, análise matemática, principais formas de onda e resultados experimentais.

Os resultados experimentais comprovaram o funcionamento do conversor de acordo com o estudo teórico realizado e a metodologia de projeto foi validada. A eficiência do conversor foi comparada com uma proposta anterior, que utiliza comutação *ZVS*, mostrando uma evolução em termos de eficiência em toda a faixa de operação.

Foram apresentados também resultados com o conversor operando no modo abaixador, para comprovar o seu funcionamento como conversor bidirecional em corrente.

Esta topologia apresenta algumas vantagens quando comparada a outros conversores com comutação suave estudados na literatura, dentre elas:

- Comutação suave para toda faixa de carga;
- Estrutura simples e quantidade reduzida de componentes;
- Utilização de modulação PWM;
- Tensão de grameamento reduzida;
- Projeto simples com poucas restrições;
- Chave auxiliar opera com razão cíclica fixa;

Com estas características os autores acreditam que o circuito proposto pode ser útil em várias aplicações industriais, tais como: *UPS*, tração elétrica, processamento de energia fotovoltaica e de células combustíveis e armazenamento de energia em baterias e supercapacitores.

REFERÊNCIAS

- [1] T. M. Undeland, "Switching stress reduction in power transistor converters", *IEEE IAS Annual Meeting*, pp. 383-391, 1976.
- [2] T. Undeland, "A snubber configuration for both power transistor and GTO PWM inverters", *PESC84*, pp. 42-53, 1984.
- [3] W. McMurray, "Efficient Snubbers for Voltage-Source GTO Inverters", *IEEE Transactions on Power Electronics*, vol. PE-2, pp. 264-272, 1987.
- [4] K. In-Dong, et al., "A new snubber circuit for multilevel inverter and converter," in Industry Applications Conference, 1998. *Thirty-Third IAS Annual Meeting. The 1998 IEEE*, pp. 1432-1439 vol.2, 1998.
- [5] I. D. Kim, et al., "Snubber circuit for diode-clamped four-level inverter and converter," *Electric Power Applications, IEE Proceedings* -, vol. 148, pp. 481-486, 2001.
- [6] K. In-Dong, et al., "A generalized Undeland snubber for flying capacitor multilevel inverter and converter," *Industrial Electronics, IEEE Transactions on*, vol. 51, pp. 1290-1296, 2004.
- [7] G. Fregien, H. G. Langer, and H.-C. Skudelny, "A regenerative snubber for a 200 kVA GTO-inverter," in *Proc. 19th Annu. IEEE Power Electron. Spec. Conf.*, 1988, vol. 1, pp. 498-505.
- [8] P. M. Swanepoel and J. D. van Wyk, "The effect of the regenerative Undeland snubber circuit on inverter loads," in *Conf. Rec. IEEE IAS Annu. Meeting*, 1992, vol. 1, pp. 872-879.
- [9] J. A. Taufiq, "Advanced inverter drives for traction," in *Proc. 5th Eur. Conf. Power Electron. Appl.*, 1993, vol. 5, pp. 224-228.
- [10] Y. Shakweh, A. J. Sykes, J. A. Taufiq, and J. M. W. Whiting, "Snubber energy recovery for a high power traction drive," in *Proc. Int. Conf. Elect. Railways United Eur.*, 1995, pp. 92-96.
- [11] G. R. Kamath, N. Mohan, and T. M. Undeland, "Non-dissipative Undeland snubber for electric vehicle drive inverters using GaAs anti-parallel diodes," in *Proc. Int. Conf. Power Electron., Drives Energy Syst. Ind. Growth*, 1996, vol. 2, pp. 748-752.
- [12] H. Xiangning, Y. Deng, B. W. Williams, S. J. Finney, and Z. Qian, "A simple energy recovery circuit for high-power inverters with complete turn-on and turn-off snubbers," *IEEE Trans. Ind. Electron.*, vol. 51, no. 1, pp. 81-88, Feb. 2004.
- [13] H. Xiangning, A. Chen, H. Wu, Y. Deng, and R. Zhao, "Simple passive lossless snubber for high-power multilevel inverters," *IEEE Trans. Ind. Electron.*, vol. 53, no. 3, pp. 727-735, Jun. 2006.
- [14] M. Mezaroba and J. D. Sperb, "Conversor Auxiliar Com Comutação Zvs Aplicado Ao Snubber De Undeland Regenerativo," *Eletrônica de Potência - SOBRAEP*, vol. 13, p. 8, 2008.
- [15] A. Cheriti, et al., "A rugged soft commutated PWM inverter for AC drives," *Power Electronics, IEEE Transactions on*, vol. 7, pp. 385-392, 1992.
- [16] H. Foch, M. Cheron, M. Metz, and T. Meynard, "Commutation mechanisms and soft commutation in static converters," in *Proc. COBEP*, pp. 338-346, 1991.
- [17] G. Bingen, "High current and voltage transistor utilization," in *Proc. 1st Eur. Conf. Power Electron. and Appl.*, pp. 1.15-1.20, 1985.
- [18] W. McMurray, "Resonant snubbers with auxiliary switches," in *Proc. IEEE IAS Annu. Meeting*, pp. 829-834, 1990.
- [19] R. W. De Doncker and J. P. Lyons, "The auxiliary resonant commuted pole converter," in *Proc. IEEE IAS Annu. Meeting*, pp. 1228-1235, 1990.
- [20] D. M. Divan, L. Malesani, P. Tenti, and V. Toigo, "A synchronized dc link converter for soft-switched PWM," *IEEE Trans. Ind. Appl.*, vol. 29, no. 5, pp. 940-948, Sep./Oct. 1993.
- [21] D. M. Divan, G. Venkataramanan, and R. W. De Doncker, "Methodologies for Soft Switched Inverters," in *Industry Applications, IEEE Transactions on*, Vol. 29, No. 1. OD. 126-135, Jan./Feb 1993.
- [22] D. M. Divan, "The resonant DC link converter—A new concept in static power conversion," *IEEE Trans. Ind. Applicat.*, vol. 25, pp. 317-325, Mar./Apr. 1989.
- [23] J. S. Lai and B. K. Bose, "An induction motor drive using an improved high frequency resonant link inverter," *IEEE Trans. Power Electron.*, vol. 6, pp. 504-513, July 1991.
- [24] G. Venkataramanan and D. M. Divan, "Pulse width modulation with resonant dc link converters," *IEEE*

Trans. Ind. Applicat., vol. 29, pp. 113–120, Jan./Feb. 1993.

- [25] J. He and N. Mohan, "Parallel resonant dc link circuit—A novel zero switching loss topology with minimum voltage stresses," in *Conf. Rec. IEEE PESC'89*, pp. 1006–1012, 1989.
- [26] J.-S. Lai and B. K. Bose, "High frequency quasiresonant DC voltage notching inverter for AC motor drives," in *Conf. Rec. IEEE-IAS Annu. Meeting*, pp. 1202–1207, 1990.
- [27] S. Mandrek and P. J. Chrzan, "Quasi-Resonant DC-Link Inverter With a Reduced Number of Active Elements," *Industrial Electronics, IEEE Transactions on*, vol. 54, pp. 2088–2094, 2007.
- [28] V. G. Agelidis, P. D. Ziogas, and G. Joos, "An optimum modulation strategy for a novel "notch" commutated 3-PWM inverter," *IEEE Trans. Ind. Applicat.*, vol. 30, pp. 52–61, Jan./Feb. 1994.
- [29] M. Mezaroba, et al., "Novo Inversor Zvs Pwm Com Grampeamento Ativo Utilizando Um Único Interruptor Auxiliar," *Eletrônica de Potência - SOBRAEP*, vol. 9, p. 8, 2004.
- [30] M. Mezaroba, et al., "A ZVS PWM Half-Bridge Voltage Source Inverter With Active Clamping," *Industrial Electronics, IEEE Transactions on*, vol. 54, pp. 2665–2672, 2007.
- [31] M. Mezaroba, et al., "Conversor Cc-cc Elevador/Abaixador Zvs Pwm Com Grampeamento Ativo," *Eletrônica de Potência - SOBRAEP*, vol. 12, p. 8, 2007.
- [32] X. Dehong, et al., "A Zero Voltage Switching SVM (ZVS-SVM) Controlled Three-Phase Boost Rectifier," *Power Electronics, IEEE Transactions on*, vol. 22, pp. 978–986, 2007.
- [33] J. E. Baggio and J. R. Pinheiro, "Um Novo Circuito Ativo De Auxilio A Comutação Para Inversores Zvs-pwm-três Níveis Sem Fontes Auxiliares De Comutação," *Eletrônica de Potência - SOBRAEP*, vol. 4, p. 8, 1999.
- [34] C. M. de Oliveira Stein, et al., "Zero-current and zero-voltage soft-transition commutation cell for PWM inverters," *Power Electronics, IEEE Transactions on*, vol. 19, pp. 396–403, 2004.
- [35] W. Chien-Ming, "A Novel Soft-Switching Single-Phase AC-DC-AC Converter Using New ZVS PWM Strategy," *Power Electronics, IEEE Transactions on*, vol. 22, pp. 1941–1948, 2007.
- [36] J. L. Russi, et al., "Synthesis Methodology for Multipole ZVT Converters," *Industrial Electronics, IEEE Transactions on*, vol. 54, pp. 1783–1795, 2007.
- [37] J. L. Russi, et al., "Coupled-Filter-Inductor Soft-Switching Techniques: Principles and Topologies," *Industrial Electronics, IEEE Transactions on*, vol. 55, pp. 3361–3373, 2008.
- [38] J. L. Russi, et al., "Analysis and Synthesis of Novel Hybrid Integrated Soft-Switching Cells for Power Converter Systems With Two Switching Poles," *Industrial Electronics, IEEE Transactions on*, vol. 55, pp. 3340–3351, 2008.
- [39] M. R. Amini and H. Farzanehfard, "Novel Family of PWM Soft-Single-Switched DC-DC Converters With Coupled Inductors," *Industrial Electronics, IEEE Transactions on*, vol. 56, pp. 2108–2114, 2009.
- [40] M. Gang, Q. Wenlong, Y. Gang, L. Yuanyuan, L. Ningchuan, and L. Wenzhong, "A Zero-Voltage-Switching Bidirectional DC-DC Converter With State Analysis and Soft-Switching-Oriented Design Consideration," *Industrial Electronics, IEEE Transactions on*, vol. 56, pp. 2174–2184, 2009.
- [41] E. C. Dias, L. C. G. Freitas, E. A. A. Coelho, J. B. V. Jr., and L. C. d. Freitas, "Proposta De Uma Família De Conversores Zcs Quase-ressonante," *Eletrônica de Potência - SOBRAEP*, vol. 15, p. 14, 2010.
- [42] P. Sang-Hoon, C. Gil-Ro, J. Yong-Chae, and W. Chung-Yuen, "Design and Application for PV Generation System Using a Soft-Switching Boost Converter With SARC," *Industrial Electronics, IEEE Transactions on*, vol. 57, pp. 515–522, 2010.
- [43] P. Sang-Hoon, P. So-Ri, Y. Jae-Sung, J. Yong-Chae, and W. Chung-Yuen, "Analysis and Design of a Soft-Switching Boost Converter With an HI-Bridge Auxiliary Resonant Circuit," *Power Electronics, IEEE Transactions on*, vol. 25, pp. 2142–2149, 2010.
- [44] C. Yie-Tone, S. Shin-Ming, and L. Ruey-Hsun, "Analysis and Design of a Zero-Voltage-Switching and Zero-Current-Switching Interleaved Boost Converter," *Power Electronics, IEEE Transactions on*, vol. 27, pp. 161–173, 2012.
- [45] Duan, R.-Y.; Lee, J.-D.; , "High-efficiency bidirectional DC-DC converter with coupled inductor," *Power Electronics, IET*, vol.5, no.1, pp.115–123, January 2012

DADOS BIOGRÁFICOS

Rafael Luís Klein, nascido em Jaraguá do Sul-SC, em 1983, recebeu o grau de Engenheiro Eletricista e Mestre em Engenharia pela Universidade do Estado de Santa Catarina em 2009 e 2012 respectivamente. Suas áreas de interesse são: Conversores Chaveados, Correção do Fator de Potência e Comutação Suave.

Raphael Jorge Millnitz dos Santos, nascido em 1986 na cidade de Joinville-SC, recebeu o grau de Engenheiro Eletricista e Mestre em Engenharia pela Universidade do Estado de Santa Catarina em 2009 e 2012 respectivamente. Suas áreas de interesse são: Conversores Chaveados, Geração de Transientes e Comutação Suave.

Angelo Fillipi de Paiva, nascido em Joinville-SC, em 1989. Atualmente é aluno do curso de Bacharelado em Engenharia Elétrica na Universidade do Estado de Santa Catarina. Suas áreas de interesse são: Conversores Chaveados e Comutação Suave.

Alessandro Luiz Batschauer, Recebeu os graus de Engenheiro Eletricista, Mestre e Doutor em Engenharia Elétrica em 2000, 2002 e 2011 respectivamente, pela Universidade Federal de Santa Catarina (UFSC). Atualmente é Professor no Departamento de Engenharia Elétrica da Universidade Estadual de Santa Catarina (UDESC) desenvolvendo atividades de pesquisa junto ao Núcleo de Processamento de Energia Elétrica (nPÉE). É membro da SOBRAEP e do IEEE.

Marcello Mezaroba, nascido em Videira, SC em 1972. Recebeu os graus de Engenheiro Eletricista, Mestre e Doutor em Engenharia Elétrica em 1996, 1998 e 2001 respectivamente, pela Universidade Federal de Santa Catarina (UFSC). Atualmente é Professor Associado no Departamento de Engenharia Elétrica da Universidade Estadual de Santa Catarina (UDESC). Suas áreas de interesse incluem comutação suave, correção do fator de potência, acionamento elétrico e controle de conversores.