

PRISCILA DOS SANTOS GARCIA GIACOMINI

**PROJETO DE UM INVERSOR ELEVADOR TRIFÁSICO
COM CONTROLE POR REGIME DE DESLIZAMENTO
IMPLEMENTADO EM DSP**

JOINVILLE – SC

2007

UNIVERSIDADE DO ESTADO DE SANTA CATARINA
CENTRO DE CIÊNCIAS TECNOLÓGICAS
DEPARTAMENTO DE ENGENHARIA ELÉTRICA

PRISCILA DOS SANTOS GARCIA GIACOMINI

PROJETO DE UM INVERSOR ELEVADOR TRIFÁSICO
COM CONTROLE POR REGIME DE DESLIZAMENTO
IMPLEMENTADO EM DSP

Dissertação submetida à Universidade do Estado de Santa Catarina, como requisito parcial para a obtenção do título de Mestre em Engenharia Elétrica.

Orientador: Dr. Marcello Mezaroba

JOINVILLE – SC

2007

PRISCILA DOS SANTOS GARCIA GIACOMINI

**PROJETO DE UM INVERSOR ELEVADOR TRIFÁSICO
COM CONTROLE POR REGIME DE DESLIZAMENTO
IMPLEMENTADO EM DSP**

Dissertação aprovada como requisito parcial para obtenção do grau de mestre, no curso de pós-graduação em Engenharia Elétrica da Universidade do Estado de Santa Catarina.

Banca examinadora:

Orientador:

Doutor, Marcello Mezaroba
Universidade do Estado de Santa Catarina

Membro:

Doutor, Luiz Carlos de Souza Marques
Universidade Federal de Santa Maria

Membro:

Doutor, Antonio Heronaldo de Sousa
Universidade do Estado de Santa Catarina

Membro:

Doutor, Ademir Nied
Universidade do Estado de Santa Catarina

Joinville, 03/08/2007

NOME: GIACOMINI, Priscila dos Santos Garcia	
DATA DEFESA: 03/08/2007	
LOCAL: Joinville, CCT/UDESC	
NÍVEL: Mestrado	Número de ordem: 001 – CCT/UDESC
FORMAÇÃO: Engenharia Elétrica	
ÁREA DE CONCENTRAÇÃO: Automação de Sistemas	
TÍTULO: Projeto de um Inversor Elevador Trifásico com Controle por Regime de Deslizamento Implementado em DSP	
PALAVRAS - CHAVE: Controle Digital, Inversor Boost, Modos Deslizantes.	
NÚMERO DE PÁGINAS: 150 p.	
CENTRO/UNIVERSIDADE: Centro de Ciências Tecnológicas da UDESC	
PROGRAMA: Pós-graduação em Engenharia Elétrica – PPGEE	
CADASTRO CAPES: 41002016012P0	
ORIENTADOR: Dr. Marcello Mezaroba	
PRESIDENTE DA BANCA: Dr. Marcello Mezaroba	
MEMBROS DA BANCA: Dr. Luiz Carlos de Souza Marques, Dr. Antonio Heronaldo de Sousa, Dr. Ademir Nied.	

While (1)

{

À Deus;

Ao meu marido Neomar, por todo
seu incentivo, carinho e paciência;

Aos meus pais, Iva e Levi e ao meu
irmão Junior que compreenderam
todos meus momentos de ausência;

}

AGRADECIMENTOS

Primeiramente a Deus, que me concedeu o dom da vida e a perseverança, sem a qual seria impossível chegar ao fim dessa árdua jornada.

Ao meu marido Neomar, que juntamente comigo trilhou esse caminho e me apoiou em todos os momentos, com gestos e palavras de carinho, além de sua grande ajuda técnica e longas horas de conversa sobre problemas e soluções em nossos respectivos trabalhos.

Aos meus pais Levi e Iva que foram os primeiros a segurarem minha mão no início dessa jornada e compreenderam todos os meus momentos de ausência.

Ao meu irmão Junior que sempre torceu muito por mim e me proporcionou muitos momentos de descontração.

Aos meus sogros Osmar e Nerli pela torcida e carinho que ambos têm por mim

Um agradecimento especial ao meu orientador Mezaroba, por toda sua paciência, ensinamentos e amizade que foram fundamentais para o desenvolvimento do meu trabalho e para minha evolução profissional.

Aos professores Joselito e Batschauer por todos os momentos que estiveram presentes e por inúmeras dúvidas que foram sanadas através de conversas e discussões.

Igualmente especial, o meu agradecimento se estende aos professores Luiz Carlos de Souza Marques e Antonio Heronaldo de Sousa, que cederam algumas das suas horas para partilhar seus conhecimentos comigo, através de estudos dirigidos.

Aos Mestres Juliano Sadi Scholtz e Fabiano Luz Cardoso pela amizade e materiais de apoio fornecidos.

Aos Mestres Neomar Giacomini e Jonathan Domini Sperb e ao mestrando Janderson Duarte pela amizade fortalecida, apoio e pelas incontáveis horas que passamos debatendo os mais variados assuntos, mas sem dúvida cada debate contribuiu para o meu aprendizado.

A todos os bolsistas do LEPO por todo auxílio e amizade ao longo destes anos.

Ao professor Ivan Colling que gentilmente e prontamente me auxiliou no esclarecimento de algumas dúvidas em relação a técnica de controle implementada através de trocas de e-mails.

A Universidade do Estado de Santa Catarina pela bolsa de monitoria que possibilitou minha dedicação integral ao mestrado.

A empresa *Texas Instruments* pela doação do kit de desenvolvimento, utilizado para a implementação do controle digital desta dissertação.

A empresa *Weg*, pela doação dos capacitores utilizados na estrutura de potência deste protótipo.

A empresa *Magmatec* pela doação dos indutores toroidais, utilizados na entrada do inversor boost trifásico.

A todos os demais que contribuíram direta ou indiretamente para a realização deste trabalho.

“A mente que se abre a uma nova
idéia jamais voltará ao seu tamanho
original.”

(Albert Einstein)

RESUMO

Esta dissertação apresenta o desenvolvimento de um *Inversor Boost Trifásico controlado por Regime de Deslizamento Utilizando o DSP TMS320F2812*. O circuito de potência projetado caracteriza-se pela elevação e inversão de energia em uma única etapa, além de possibilitar a regeneração de energia. O controle utilizado nessa estrutura utiliza a técnica de modos deslizantes, que tem como uma das principais características a sua robustez e implementação relativamente simples. Em ambas as etapas, projeto de controle e projeto do circuito de potência, um estudo teórico é apresentado, bem como análise qualitativa e quantitativa. O protótipo desenvolvido e todas as considerações práticas necessárias para o funcionamento da estrutura completa e em especial o controle digital, são apresentados juntamente com os resultados obtidos.

PALAVRAS-CHAVE: Controle Digital. Inversor Boost. Modos Deslizantes.

ABSTRACT

This dissertation presents the design of a Sliding Mode Controlled Three-Phase Boost Inverter using the *DSP TMS320F2812*. This power inverter has as the main characteristic its capability of step-up and creates a sinusoidal waveform using a single stage. The control implemented in this converter is the sliding mode control and its main characteristics are robustness and simple implementation. A theoretical study about boost inverters and variable structure control, and the design of the power structure and the controller is presented in this dissertation. The final prototype and all practical considerations as well as experimental results are presented in this study.

KEYWORDS: Boost Inverter. Digital Control. Sliding Mode Control.

LISTA DE ILUSTRAÇÕES

Figura 1 - Representação da Topologia do AGV	23
Figura 2 - Representação de uma topologia alternativa para AGV's	23
Figura 3 – Diagrama de Blocos de duas topologias: a) Topologia tradicional; b) Topologia usando um inversor boost trifásico.	27
Figura 4 – Inversor Boost Trifásico.....	28
Figura 5 – Tensões de Fase do Inversor Boost.....	29
Figura 6 – Tensões de Linha do Inversor Boost.....	29
Figura 7 – Modulação PWM	30
Figura 8 – Circuito Equivalente da fase U	30
Figura 9 – Tensões e Correntes nas chaves	31
Figura 10 – Regiões de Operação do Inversor Boost	32
Figura 11 – Pulsos de Comando	34
Figura 12 – Circuito Equivalente da Primeira Etapa.....	36
Figura 13 – Circuito Equivalente da Segunda Etapa.....	36
Figura 14 – Circuito Equivalente da Terceira Etapa	37
Figura 15 – Circuito Equivalente da Quarta Etapa.....	38
Figura 16 - Gráfico das tensões de fase e de linha	40
Figura 17 – Corrente nas Fases.....	41
Figura 18 - Comportamento da razão cíclica	43

Figura 19 – Corrente nos Indutores	45
Figura 20 – Circuito Equivalente de uma fase	48
Figura 21 - Corrente na chave em um período de chaveamento	49
Figura 22 – Corrente na chave.....	50
Figura 23 – Corrente na Chave.....	52
Figura 24 – Corrente no diodo D2.....	53
Figura 25 – Corrente no diodo D_1	54
Figura 26 – Corrente no Diodo D1	55
Figura 27 – Corrente na Chave Q_1	56
Figura 28 – Tensão em uma das Fases	59
Figura 29 – Tensões de Fase e Tensões de Linha.....	60
Figura 30 – Corrente nas Fases.....	61
Figura 31 – Razão Cíclica	62
Figura 32 – Corrente no Indutor L1.....	63
Figura 33 – Corrente na Chave.....	65
Figura 34 – Corrente no Diodo D ₂	66
Figura 35 – Corrente nos diodos/chaves superiores	67
Figura 36 – Corrente na Chave Q_1	68
Figura 37 – Tensão e Corrente durante a entrada em condução do IGBT	71
Figura 38 – Tensão e Corrente durante o bloqueio do IGBT	73
Figura 39 – Função de Chaveamento	84
Figura 40 – Conversor Boost Monofásico.....	86
Figura 41 – Primeira Etapa de Operação.....	86
Figura 42 – Segunda Etapa de Operação.....	87
Figura 43 – Plano de estados para a estrutura 1	92

Figura 44 – Plano de estados para a estrutura 2	92
Figura 45 - Plano de estados combinando as trajetórias das estruturas 1 e 2.....	93
Figura 46 – Diagrama de Blocos do controle	94
Figura 47 – Comportamento da Frequência de Comutação	95
Figura 48 – Circuito da Planta de Potência Simulado	98
Figura 49 - Circuito do controle digital simulado	99
Figura 50 – Tensões de Fase v_U , v_V e v_W	100
Figura 51 – Tensões de Linha – v_{UV} , v_{VW} e v_{WU}	101
Figura 52 – Tensões de Fase (com nível CC) e tensões de linha	102
Figura 53 – Valor máximo da tensão de fase	102
Figura 54 – Valor mínimo da tensão de fase	103
Figura 55 – Correntes nos Indutores de Entrada	103
Figura 56 – Correntes nos Indutores de Entrada – Regime Permanente	104
Figura 57 – Correntes no Motor	104
Figura 58 – Tensão e Corrente no Motor	105
Figura 59 – Tensão de Linha, tensão média, corrente no motor e corrente média.....	105
Figura 60 – Tensão média no motor.....	106
Figura 61 – Corrente média no motor	106
Figura 62 – Diagrama de blocos do conversor proposto	109
Figura 63 – Esquemático da parte de potência do conversor	110
Figura 64 – Placa de potência – Vista superior	111
Figura 65 – Placa de potência – Vista inferior	111
Figura 66 – Protótipo do inversor boost trifásico	112
Figura 67 – Detalhe da placa de potência do conversor	112
Figura 68 – Fonte de alimentação de 48V	113

Figura 69 – Divisor resistivo de corrente e circuito somador.....	114
Figura 70 – Filtro anti-aliasing	115
Figura 71 – Condicionamento de Sinais de tensão e corrente.....	116
Figura 72 – Circuito de isolamento e detecção de falhas.....	117
Figura 73 – Placa de condicionamento de sinais – Vista superior	118
Figura 74 – Placa de condicionamento de sinais – Vista inferior	118
Figura 75 – Kit de desenvolvimento	120
Figura 76 – Fluxograma da Rotina Principal.....	121
Figura 77 – Fluxograma da Rotina de interrupção do ADC.....	123
Figura 78 - Fluxograma da Interrupção externa – Xint.....	124
Figura 79 – Tensões de Fase ($v_U - v_V - v_W$: 100V/div, 5ms).....	125
Figura 80 – Tensões de Linha ($v_{UV} - v_{VW} - v_{WU}$: 100V/div, 5ms)	125
Figura 81 – Tensões de linha ($v_{UV} - v_{VW} - v_{WU}$: 100V/div, 2.5ms).....	126
Figura 82 – Corrente $i_{UV} - i_{VW} - i_{WU}$ (2A/div, 10ms).....	127
Figura 83 – Corrente na Fase U (2A/div, 2.5ms)	127
Figura 84 – Corrente nos indutores de entrada ($i_U - i_V - i_W$: 10A/div, 2.5ms)	128
Figura 85 – Corrente no indutor de entrada (10A/div, 2.5ms)	128
Figura 86 – Tensões de linha – 45Hz ($v_{UV} - v_{VW} - v_{WU}$: 100V/div, 5ms).....	129
Figura 87 – Tensões de linha – 75Hz ($v_{UV} - v_{VW} - v_{WU}$: 100V/div, 2.5ms).....	129
Figura 88 – Tensão imposta na partida (100V/div, 250ms)	130
Figura 89 – Detalhe da tensão de partida (100V/div, 50ms).....	131
Figura 90 – Tensões de Fase ($v_U - v_V - v_W$: 100V/div, 5ms).....	132
Figura 91 – Tensões de linha ($v_{UV} - v_{VW} - v_{WU}$: 100V/div, 5ms).....	132
Figura 92 – Análise harmônica da tensão v_{UV}	133
Figura 93 – Análise harmônica da tensão v_{VW}	133

Figura 94 – Análise harmônica da tensão v_{WU}	133
Figura 95 – Corrente no motor (1A/div, 10ms).....	134
Figura 96 – Corrente no indutor de entrada (10A/div, 2.5ms)	135
Figura 97 – Tensões de linha – 45Hz (v_{UV} – v_{VW} – v_{WU} : 100V/div, 5ms).....	135
Figura 98 - Tensões de linha – 75Hz (v_{UV} – v_{VW} – v_{WU} : 100V/div, 2.5ms).....	136
Figura 99 – Tensão de fase na partida do motor (100V/div, 250ms)	136
Figura 100 – Tensão de linha na partida do motor (100V/div, 250ms).....	137
Figura 101 – Núcleo de pó de ferro escolhido para o projeto do indutor.....	146

LISTA DE TABELAS

Tabela 1 – Regiões de Operação do Inversor Boost.....	33
Tabela 2 – Transistores Aptos a conduzir	35
Tabela 3 – Características do IRGP 35B60PD	69
Tabela 4 - Características Básicas do TMS320F2812.....	119
Tabela 5– Dados para projeto do indutor auxiliar	145
Tabela 6 – Características do núcleo MMT350T7713	146

LISTA DE ABREVIATURAS

AGV	Automatic Guide Vehicle
IGBT	Insulated Gate Bipolar Transistor
LEPO	Laboratório de Eletrônica de Potência da UDESC
UDESC	Universidade do Estado de Santa Catarina
VSC	Variable Structure Control

SÍMBOLOS ADOTADOS NO EQUACIONAMENTO

V_{med}	Componente CC da tensão de saída
V_0	Amplitude máxima do sinal
ω	Frequência (rad/seg)
π	Número Pi (3,14159265359)
V_{out}	Tensão de Saída
V_{in}	Tensão de Entrada
D	Razão Cíclica
T_s	Período de Chaveamento

SUBÍNDICES ADOTADOS NO EQUACIONAMENTO

ef	Relativo ao valor eficaz
max	Relativo ao valor máximo
med	Relativo ao valor médio
pico	Relativo ao valor de pico

SÍMBOLOS DE COMPONENTES ADOTADOS

C	Capacitor
CI	Circuito integrado
D	Diodo
Dz	Diodo Zener
L	Indutor
P	Potenciômetro
Q	Chave IGBT
R	Resistor
V	Fonte de tensão

LISTA DE ANACRÔNIMOS

A/D	Analógico-Digital
ADC	Conversor Analógico-Digital
AC	Valor alternado

CC	Valor contínuo
CPU	Central Process Unit
DSP	Digital Signal Processor
EVA	Event Manager A
EVb	Event Manager B
I/O	Input – output
PWM	Pulse Width Modulation
RAM	Random Acces Memory
ROM	Ready Only Memory
SARAM	Single Access RAM

SUMÁRIO

INTRODUÇÃO	21
TOPOLOGIA PADRÃO DE TRAÇÃO DE UM AGV	22
1. PROJETO DE POTÊNCIA.....	26
1.1 ANÁLISE QUALITATIVA	26
1.1.1 <i>Objetivos.....</i>	26
1.1.2 <i>Apresentação do Inversor Boost Trifásico.....</i>	26
1.1.3 <i>Apresentação do Circuito de Potência.....</i>	28
1.1.4 <i>Etapas de Operação</i>	32
1.2 ANÁLISE QUANTITATIVA.....	38
1.2.1 <i>Equacionamento das Tensões.....</i>	38
1.2.2 <i>Razão de Modulação</i>	41
1.2.3 <i>Análise dos Esforços.....</i>	43
1.2.4 <i>Cálculo da Indutância</i>	45
1.2.5 <i>Cálculo da Capacitância.....</i>	47
1.2.6 <i>Corrente nas chaves e nos diodos</i>	48
1.3 PROJETO DE POTÊNCIA	56
1.3.1 <i>Especificações</i>	57
1.3.2 <i>Tensões de Fase e Tensões de Linha.....</i>	57
1.3.3 <i>Corrente nas Fases.....</i>	60
1.3.4 <i>Razão de Modulação</i>	62
1.3.5 <i>Corrente nos Indutores.....</i>	62
1.3.6 <i>Cálculo dos Indutores.....</i>	64
1.3.7 <i>Cálculo da Capacitância.....</i>	64
1.3.8 <i>Corrente nas chaves e nos diodos</i>	65
1.3.9 <i>Escolha dos Componentes.....</i>	68
1.3.10 <i>Perdas Nas chaves.....</i>	69
1.3.11 <i>Perdas nos Transistores ($Q_2/Q_4/Q_6$).....</i>	70
1.3.12 <i>Perdas nos diodos ($D_2/D_4/D_6$).....</i>	75
1.3.13 <i>Perdas nos transistores ($Q_1/Q_3/Q_5$).....</i>	77
1.3.14 <i>Perdas nos diodos ($D_1/D_3/D_5$).....</i>	80
1.3.15 <i>Perdas totais.....</i>	82
1.4 CONCLUSÕES	82
2 CONTROLE POR REGIME DE DESLIZAMENTO.....	83

2.1	INTRODUÇÃO.....	83
2.2	PLANO DE ESTADO E O REGIME DE DESLIZAMENTO	84
2.3	PROJETO DO CONTROLE POR REGIME DE DESLIZAMENTO	85
2.4	CONCLUSÕES	96
3	SIMULAÇÃO	97
3.1	INTRODUÇÃO	97
3.2	DIAGRAMA DE BLOCOS	97
3.3	RESULTADOS DA SIMULAÇÃO.....	99
3.4	CONCLUSÃO	107
4	IMPLEMENTAÇÃO E RESULTADOS EXPERIMENTAIS.....	108
4.1	INTRODUÇÃO	108
4.2	IMPLEMENTAÇÃO	108
4.3	PROTÓTIPO DE POTÊNCIA.....	109
4.4	CONDICIONAMENTO DE SINAIS.....	113
4.4.1	<i>Isolação e detecção de falhas.....</i>	<i>115</i>
4.5	CONTROLE.....	118
4.6	RESULTADOS EXPERIMENTAIS.....	124
4.6.1	<i>Resultados Experimentais para Carga Resistiva</i>	<i>124</i>
4.6.2	<i>Resultados Experimentais para o Motor.....</i>	<i>131</i>
4.7	CONCLUSÃO	137
5	CONCLUSÕES GERAIS	139
	REFERÊNCIAS BIBLIOGRÁFICAS	142
	APÊNDICE I.....	145

INTRODUÇÃO

Atualmente a competitividade entre empresas do ramo da área tecnológica tem estimulado as mesmas a buscarem um diferencial no mercado, resultando em uma maior valorização da pesquisa e do conhecimento.

Com o objetivo de encontrar as melhores soluções possíveis para problemas já existentes surgiu a idéia de substituir equipamentos antigos e caros por similares econômicos e arrojados.

Um exemplo deste fato são os AGV's (*Automatic Guide Vehicle*). Os AGV's são veículos guiados automaticamente que realizam certas tarefas, tal como transporte em longas distâncias dentro de indústrias de alta tecnologia. A alimentação destes AGV's é feita através de baterias para garantir a autonomia dos mesmos. As baterias têm sua vida útil vinculada ao número de recargas as quais as mesmas são submetidas e a autonomia do veículo vinculada à capacidade de armazenamento de carga. Esses fatores fazem com que o rendimento dos componentes internos do AGV seja de extrema importância, pois definem no mínimo, um maior aproveitamento desse tipo de equipamento, já que o mesmo passará um maior número de horas trabalhando.

Normalmente a tensão de alimentação do sistema de tração, que é responsável pelo maior consumo interno de energia, é baixa e contínua, exigindo a aplicação de motores especiais, desenvolvidos sob medida para cada aplicação. Esses motores, bem como o respectivo acionamento, são caros e de difícil aquisição. O rendimento é baixo devido às características de baixa tensão e elevada corrente, cujo produto resulta em elevada potência, já que na maioria dos casos, os AGV's transportam cargas com valor de massa bastante elevada.

Para solucionar este problema foram analisadas diferentes formas de reduzir os custos e desperdício de energia simultaneamente, presente principalmente no sistema de tração. A proposta inicial é substituir o motor elétrico de corrente contínua de baixa tensão por outro, de indução trifásica, com valores comerciais de tensão, facilmente encontrado no mercado nacional e de menor custo. O único ponto que impede a aplicação direta desse tipo de motor é o fato de não existir um acionamento capaz de converter a energia fornecida pela bateria para os padrões aos quais os motores convencionais são submetidos.

Sendo assim, é necessário o desenvolvimento de um acionamento específico para essa aplicação, que além de controlar a energia que é fornecida para o motor deverá também realizar a frenagem regenerativa. A frenagem regenerativa é importante, pois quando o motor entra no modo de frenagem ele tende a devolver energia, e esta por sua vez é devolvida para a bateria.

O projeto de um acionamento específico para AGV's com motores de indução é o tema abordado nessa dissertação de mestrado.

TOPOLOGIA PADRÃO DE TRAÇÃO DE UM AGV.

A maioria dos AGVs encontrados nas indústrias utilizam motores de corrente contínua para executar seu movimento de tração. Portanto, todo o trabalho de transporte dos AGVs é realizado por motores com as mesmas características de tensão e corrente das baterias, o que permite sua conexão direta às mesmas por intermédio de um acionamento CC-CC. Este por sua vez, realiza apenas o controle do fluxo de energia das baterias para o motor e vice-versa em caso de regeneração de energia. A Figura 1 apresenta em blocos esta topologia.




Figura 1 - Representação da Topologia do AGV

Uma das principais desvantagens dessa topologia está no baixo rendimento, que é característico de circuito que operam em baixa tensão e possuem elevado fluxo de energia. Outra desvantagem que se deve citar é o custo elevado, principalmente do motor. Este é considerado de tamanho grande, pesado e de difícil manutenção devido à presença das escovas, características dos motores CC, sendo que todos esses fatores são intensificados pelo valor elevado de corrente elétrica que circula através do mesmo.

Uma alternativa possível para amenizar o problema de autonomia e custos relacionados aos AGV's é a utilização de um inversor elevador de energia, o qual fornecerá uma tensão CA de níveis relativamente elevados, em uma única etapa, possibilitando o uso de motores de indução convencionais. A Figura 2 ilustra os blocos dessa topologia.




Figura 2 - Representação de uma topologia alternativa para AGV's

Para solucionar o problema de autonomia dos AGV's, muitos trabalhos foram propostos. Um desses trabalhos é o Conversor Elevador/Abaixador com Comutação Suave ZVS PWM e Grampeamento Ativo [1]. Nesse trabalho, o conversor eleva a tensão da bateria para um nível de tensão mais alta. No entanto, por ser um conversor CC-CC, existe a necessidade de um outro estágio para que a inversão de energia seja feita através de outro conversor CC-CA.

No trabalho apresentado nessa dissertação, há um único estágio capaz de elevar e inverter a tensão de entrada, possibilitando a utilização de motores de indução convencionais. O controle proposto para a estrutura de potência do Inversor Boost Trifásico é o controle por Modos Deslizantes [2], [3] e [4]. Muitos trabalhos técnicos têm sido apresentados utilizando essa técnica de controle, os mais comuns na área de eletrônica de potência apresentam o controle por modos deslizantes. Dentre os significativos trabalhos pode-se citar o trabalho intitulado como Aplicações de Conversores CC-CC controlados por Modos Deslizantes [5], o qual apresenta um tutorial de como calcular os parâmetros necessários para o controle por regime de deslizamento e apresenta exemplos do controle aplicado a conversores Cuk e Sepic.

Na literatura, encontram-se ainda trabalhos que apresentam o controle por modos deslizantes aplicados a conversores boost [6], [7], [8], [18], tais como o apresentado nesta dissertação. A principal diferença entre os trabalhos anteriormente realizados é que o controle era feito de modo analógico, diferente do controle apresentado neste trabalho, que é totalmente digital e implementado em um processador digital de sinais – DSP, TMS320F2812 da *Texas Instruments*.

No capítulo 1 será apresentada a análise qualitativa e quantitativa do inversor boost trifásico. A análise da estrutura de potência é feita considerando modulação por largura de pulso (PWM – *Pulse Width Modulation*) para facilitar os cálculos dos componentes.

A seguir, é apresentado no capítulo 2 o controle por modos deslizantes utilizado nesse trabalho. O capítulo inicia com uma breve introdução teórica e segue com a apresentação das equações e dimensionamento do controle aplicado ao inversor boost trifásico.

Após dimensionar tanto a estrutura de potência quanto o controle por modos deslizantes, o capítulo 3 apresenta as simulações e os resultados obtidos a partir das mesmas. O software utilizado para simular o inversor e o controle digital foi o *Matlab* e a ferramenta *Simulink*.

O capítulo 4 aborda toda a parte de implementação do protótipo, incluindo os fluxogramas referentes ao controle implementado, esquemáticos das placas utilizadas, diagramas funcionais, resultados experimentais e comentários.

Finalmente, no capítulo 5 são feitas as conclusões gerais do trabalho, avaliando os pontos positivos e negativos na implementação desse inversor boost trifásico controlado digitalmente por regime de deslizamento utilizando DSP.

1. PROJETO DE POTÊNCIA

1.1 ANÁLISE QUALITATIVA

1.1.1 Objetivos

Este capítulo tem como objetivo apresentar o inversor elevador trifásico descrevendo seu princípio de funcionamento, suas principais funções e formas de onda. A familiarização com seu funcionamento é de extrema importância, tendo em vista que este é o tema proposto para este trabalho.

1.1.2 Apresentação do Inversor Boost Trifásico

Em algumas topologias utilizadas na indústria, as etapas de elevação e de inversão são feitas separadamente, por duas estruturas distintas.

A proposta do inversor boost é produzir uma forma de onda senoidal com um nível de tensão instantânea na saída maior que na entrada.

Na Figura 3 mostra-se, em diagramas de blocos, duas estruturas distintas empregadas para o acionamento de um AGV. Uma é composta por um conversor elevador, seguido de um inversor e a outra topologia utiliza apenas o inversor trifásico boost.




Figura 3 – Diagrama de Blocos de duas topologias: a) Topologia tradicional; b) Topologia usando um inversor boost trifásico

O inversor boost consiste na associação de três conversores CC-CC reversíveis em corrente e possui a grande vantagem de poder acionar um motor de indução convencional a partir de uma tensão CC relativamente baixa, possibilitando a regeneração de energia. Possui o mesmo número de chaves que o inversor trifásico, porém associadas de maneira diferente.

Nos inversores boost a corrente nominal da bateria é dividida entre os três conversores reversíveis, eliminando qualquer estágio de processamento da potência nominal, contribuindo para uma economia ainda maior nos componentes do circuito de potência e dos gastos de energia, já que as perdas são diretamente proporcionais à corrente elétrica.

Uma das vantagens do inversor boost ser acionado por uma baixa tensão CC é que isso torna o sistema apto a operar em sistemas móveis como carros, caminhões, aeronaves e embarcações ou em locais de difícil acesso como estações de retransmissão. Com isso, o inversor boost possibilita a substituição de motores CC pelos motores de indução CA em sistemas alimentados por baterias ou barramentos CC de nível baixo de tensão, o que possibilita a redução de custos.

Outra vantagem que pode ser citada é o fato da entrada ser em forma de fonte de corrente, proporcionando menores níveis de interferência eletromagnética.

Como desvantagem do inversor boost, pode-se citar o nível de estresse elevado nos semicondutores (altas tensões e altas correntes).

1.1.3 Apresentação do Circuito de Potência

O Inversor Boost, formado por três conversores CC-CC reversíveis em corrente, associados em paralelo pode ser visto na Figura 4. Pode-se notar que a tensão de alimentação CC é comum para os três conversores. Entretanto há três saídas defasadas em 120° que deverão ser conectadas diretamente nos terminais do motor.




Figura 4 – Inversor Boost Trifásico

As saídas do inversor não assumem valores negativos em momento algum. No entanto, possuem um valor CC, fazendo com que a tensão varie de um valor mínimo positivo até um valor máximo também positivo, como pode ser observado na Figura 5.

Sabendo que as três fases são idênticas, exceto pela defasagem que existe entre elas, nas tensões de linha não há componente CC e essas podem assumir valores tanto positivos quanto negativos. Isso se deve ao fato da tensão resultante em uma linha ser o resultado da diferença entre as tensões de duas fases. A Figura 6 apresenta as tensões de linha do inversor boost.




Figura 5 – Tensões de Fase do Inversor Boost.




Figura 6 – Tensões de Linha do Inversor Boost

Para facilitar o estudo do inversor trifásico boost, será considerada uma modulação PWM (*Pulse Width Modulation*). Esta modulação consiste na comparação de uma portadora, que neste caso será apresentado uma onda dente de serra, com os sinais senoidais de referência, como pode ser observado na Figura 7. Nota-se que, como a frequência da portadora é muito maior que a frequência dos sinais de referência, estes podem ser considerados constantes em um período de chaveamento.

Será estudada primeiramente apenas uma das fases do inversor, conforme Figura 8, visto que o funcionamento das demais é análogo.




Figura 7 – Modulação PWM




Figura 8 – Circuito Equivalente da fase U

Pode-se perceber através da Figura 8, o circuito é muito semelhante a um conversor regenerativo reversível em corrente [13], com a diferença que a saída do conversor reversível em corrente é um sinal CC. As formas de onda de tensão e corrente nas chaves estão

apresentadas na Figura 9. As tensões e correntes nas chaves das demais fases serão suprimidas, visto que são semelhantes.




Figura 9 – Tensões e Correntes nas chaves

Considerando que o chaveamento dos interruptores Q_1 e Q_2 é realizado através da modulação PWM onde a portadora é uma dente-de-serra e os sinais de referencias são sinais senoidais, a tensão em U terá uma componente CA da forma senoidal adicionada a uma componente CC.

Como dito anteriormente, as três fases são idêntica, apenas defasadas de 120° , portanto todas as fases são compostas por uma componente CA e uma componente CC.

Como se pode perceber através da Figura 10, para o inversor boost trifásico há doze regiões de operação. A mudança de região ocorre quando uma tensão se torna maior que a

outra e também quando uma tensão ultrapassa para cima ou para baixo o valor CC comum entre elas.




Figura 10 – Regiões de Operação do Inversor Boost

Em cada região de operação há quatro etapas de operação. As doze regiões e suas etapas de operação estão mostradas na Tabela 1.

A forma de onda resultante na saída do conversor depende da forma com que os transistores são chaveados.

As etapas de operação são semelhantes para todas as regiões. Portanto, serão apresentadas detalhadamente as etapas de operação da primeira região onde $vW > vU > vV$.

Os pulsos de comando para esta região estão apresentados na Figura 10.

1.1.4 Etapas de Operação

A forma de onda resultante na saída do conversor depende da forma com que os transistores são chaveados.

As etapas de operação são semelhantes para todas as regiões. Portanto, serão apresentadas detalhadamente as etapas de operação da primeira região onde $vW > vU > vV$.

Os pulsos de comando para esta região estão apresentados na Figura 11.

Tabela 1 – Regiões de Operação do Inversor Boost

REGIÃO 1				REGIÃO 2				REGIÃO 3			
Etapa	Chave Ligada			Etapa	Chave Ligada			Etapa	Chave Ligada		
1	Q2	Q4	Q6	1	Q2	Q4	Q6	1	Q2	Q4	Q6
2	Q2	Q4	Q5	2	Q2	Q4	Q5	2	Q2	Q4	Q5
3	Q2	Q3	Q5	3	Q1	Q4	Q5	3	Q1	Q4	Q5
4	Q1	Q3	Q5	4	Q1	Q3	Q5	4	Q1	Q3	Q5

REGIÃO 4				REGIÃO 5				REGIÃO 6			
Etapa	Chave Ligada			Etapa	Chave Ligada			Etapa	Chave Ligada		
1	Q2	Q4	Q6	1	Q2	Q4	Q6	1	Q2	Q4	Q6
2	Q1	Q4	Q6	2	Q1	Q4	Q6	2	Q1	Q4	Q6
3	Q1	Q4	Q5	3	Q1	Q4	Q5	3	Q1	Q3	Q6
4	Q1	Q3	Q5	4	Q1	Q3	Q5	4	Q1	Q3	Q5

REGIÃO 7				REGIÃO 8				REGIÃO 9			
Etapa	Chave Ligada			Etapa	Chave Ligada			Etapa	Chave Ligada		
1	Q2	Q4	Q6	1	Q2	Q4	Q6	1	Q2	Q4	Q6
2	Q2	Q3	Q6	2	Q2	Q3	Q6	2	Q2	Q3	Q6
3	Q1	Q3	Q6	3	Q2	Q3	Q5	3	Q2	Q3	Q5
4	Q1	Q3	Q5	4	Q1	Q3	Q5	4	Q1	Q3	Q5

REGIÃO 10				REGIÃO 11				REGIÃO 12			
Etapa	Chave Ligada			Etapa	Chave Ligada			Etapa	Chave Ligada		
1	Q2	Q4	Q6	1	Q2	Q4	Q6	1	Q2	Q4	Q6
2	Q2	Q3	Q6	2	Q2	Q4	Q5	2	Q2	Q3	Q6
3	Q1	Q3	Q6	3	Q2	Q3	Q5	3	Q2	Q3	Q5
4	Q1	Q3	Q5	4	Q1	Q3	Q5	4	Q1	Q3	Q5




Figura 11 – Pulsos de Comando

A Tabela 2 apresenta exatamente quais os transistores estarão aptos a conduzir nas quatro etapas de operação da região 1.

Tabela 2 – Transistores Aptos a conduzir

REGIÃO 1							
Etapa	Intervalo	Q1	Q2	Q3	Q4	Q5	Q6
1	$t_0 - t_1$	Off	On	Off	On	Off	On
2	$t_1 - t_2$	Off	On	On	Off	Off	On
3	$t_2 - t_3$	On	Off	On	Off	Off	On
4	$t_3 - t_4$	On	Off	On	Off	On	Off

Primeira Etapa: $t_0 - t_1$

Na primeira etapa de operação, assim como nas demais etapas desta região, $v_W > v_U > v_V$. As correntes i_U e i_W têm sentido positivo, armazenando energia nos respectivos indutores. Já a corrente i_V tem o sentido oposto às outras duas, ou seja, está no sentido da carga para a fonte. É importante salientar que os sentidos das correntes não mudam em nenhuma das etapas de uma mesma região de operação. Ou seja, i_U e i_W sempre estarão no sentido da fonte para a carga e a corrente i_V tem sentido oposto, da carga para a fonte. O que modifica em cada etapa é o caminho de circulação dessas.

Nesta etapa de operação Q_2 , Q_4 e Q_6 estão aptos a conduzir, mas isso não significa que necessariamente estarão conduzindo, isto depende do sentido da corrente de cada braço. Devido a estes sentidos, os componentes que estarão conduzindo nesta etapa são: Q_2 , D_4 e Q_6 . Não há transferência de energia da fonte de alimentação para a carga.

O circuito equivalente desta etapa de operação está apresentado na Figura 12.




Figura 12 – Circuito Equivalente da Primeira Etapa

Segunda Etapa: $t_1 - t_2$

Nesta etapa Q_4 bloqueia. Portanto Q_2 , Q_3 e Q_6 recebem pulsos de comando e estão aptos a conduzir. Todos os transistores que estão habilitados a conduzir conduzem as suas respectivas correntes, logo não há passagem de corrente por nenhum diodo roda livre nessa etapa. Nesta etapa ocorre a transferência de energia da carga para a fonte através do transistor Q_3 . A Figura 13 apresenta o circuito equivalente para esta etapa de operação.




Figura 13 – Circuito Equivalente da Segunda Etapa

Terceira Etapa: $t_2 - t_3$

A terceira etapa tem início quando Q_2 bloqueia e conseqüentemente habilita Q_1 . Apesar de Q_1 estar habilitado, não conduz corrente, sendo que esta passará por D_1 . Com o novo percurso da corrente I_U ocorre a transferência de energia do indutor L_1 e da fonte para a carga.

O circuito equivalente desta etapa está apresentado na Figura 14.




Figura 14 – Circuito Equivalente da Terceira Etapa

Quarta Etapa: $t_3 - t_4$

É nesta etapa que ocorre a maior transferência de energia da fonte para a carga. Isso ocorre quando Q_6 bloqueia e conseqüentemente Q_5 está apto a conduzir. No entanto o caminho percorrido pela corrente I_W é através do diodo D_5 . Logo, há transferência de energia através de D_1 para a fase U e também através de D_5 para a fase W.

A Figura 15 apresenta o circuito equivalente desta quarta etapa.




Figura 15 – Circuito Equivalente da Quarta Etapa

Como já mencionado, as etapas de operação para as demais regiões serão suprimidas devido ao fato de serem análogas as etapas de operação da primeira região.

1.2 ANÁLISE QUANTITATIVA

O objetivo da análise quantitativa é realizar o equacionamento das variáveis presentes no projeto, tais como tensões e correntes tanto de fase quanto de linha. É importante equacionar também a razão cíclica que é de extrema importância para o correto funcionamento do inversor.

Além de equacionar as principais variáveis do circuito, é necessário equacionar as indutâncias e capacitâncias do circuito, bem como os esforços nos componentes.

Em função dessas informações será possível dimensionar todos os componentes eletrônicos permitindo a implementação adequada do circuito-base do inversor.

1.2.1 Equacionamento das Tensões

Sabe-se que a tensão de fase na saída do inversor possui forma de onda senoidal, porém acrescida de um componente de tensão contínua, que a desloca por completo para uma região

de valores positivos de tensão. A componente CC contida neste sinal tem amplitude igual ou maior que a tensão CC de entrada, devido à particularidade do conversor boost.

Portanto, as tensões das fases U, V e W podem ser escritas através das equações (1), (2) e (3) respectivamente.

$$vU = V_{méd} + \sqrt{2} \cdot V_0 \cdot \text{sen}(\omega t) \quad (1)$$

$$vV = V_{méd} + \sqrt{2} \cdot V_0 \cdot \text{sen}\left(\omega t - 2\frac{\pi}{3}\right) \quad (2)$$

$$vW = V_{méd} + \sqrt{2} \cdot V_0 \cdot \text{sen}\left(\omega t - 4\frac{\pi}{3}\right) \quad (3)$$

Conhecendo as tensões de fase, facilmente podem-se obter as tensões de linha através das equações (4) até (6).

$$vUV = vU - vV \quad (4)$$

$$vUW = vU - vW \quad (5)$$

$$vVW = vV - vW \quad (6)$$

Portanto, as expressões obtidas para as tensões de linhas estão apresentadas nas equações (7), (8) e (9).

$$vUV = \sqrt{3} \cdot \sqrt{2} \cdot V_0 \cdot \text{sen}\left(\omega t + \frac{\pi}{6}\right) \quad (7)$$

$$vUW = \sqrt{3} \cdot \sqrt{2} \cdot V_0 \cdot \text{sen}\left(\omega t + \frac{5 \cdot \pi}{6}\right) \quad (8)$$

$$vVW = \sqrt{3} \cdot \sqrt{2} \cdot V_0 \cdot \sin(\omega t + \frac{3 \cdot \pi}{2}) \quad (9)$$

Observa-se que as tensões de linha não apresentam a componente CC, como era o esperado. A Figura 16 apresenta um gráfico que mostra as tensões de fase juntamente com as tensões de linha. Pode-se perceber a existência da componente CC nas tensões de fase.




Figura 16 - Gráfico das tensões de fase e de linha

Como podemos notar no gráfico da Figura 16, as tensões de linha também estão defasadas de 120° entre si. Podemos notar também que o pico da tensão de linha é $\sqrt{3}$ vezes o pico tensão de fase.

As correntes nas fases seguem o mesmo formato da forma de onda das tensões, apenas levando em conta o fator de potência.

As equações (10), (11) e (12) representam as correntes nas fases U, V e W respectivamente.

$$iU = \sqrt{2} \cdot I_{ef} \cdot \sin(\omega t - \phi) \quad (10)$$

$$iV = \sqrt{2} \cdot I_{ef} \cdot \sin\left(\omega t - 2\frac{\pi}{3} - \phi\right) \quad (11)$$

$$iW = \sqrt{2} \cdot I_{ef} \cdot \sin\left(\omega t - 4\frac{\pi}{3} - \phi\right) \quad (12)$$

A Figura 17 apresenta as formas de onda das correntes nas fases.




Figura 17 – Corrente nas Fases

1.2.2 Razão de Modulação

A razão cíclica é a responsável em determinar a amplitude da tensão instantânea em cada uma das fases e está diretamente relacionada ao período do ciclo de chaveamento. No caso do Conversor Boost Reversível em Corrente, a razão cíclica pode ser descrita através da equação (13).

$$\frac{V_{out}}{V_{in}} = \frac{1}{1-D} \quad (13)$$

No caso do inversor boost trifásico, haverá três saídas e conseqüentemente três razões cíclicas, uma referente a cada fase.

Além disso, a saída varia em função do ângulo ωt , portanto a razão cíclica também irá variar em função desta variável.

O cálculo da razão cíclica é bastante simples e está apresentado abaixo.

Substituindo (1) em (13):

$$V_{med} + \sqrt{2} \cdot V_0 \cdot \text{sen}(\omega t) = \frac{V_{in}}{1-D} \quad (14)$$

Após algumas manipulações matemáticas, encontra-se a expressão para a razão cíclica para a fase U, como pode ser observado através da equação (15).

$$D_U(\omega t) = 1 - \frac{V_{in}}{V_{med} + \sqrt{2} \cdot V_0 \cdot \text{sen}(\omega t)} \quad (15)$$

Observando a equação (15), nota-se que para encontrar as razões cíclicas das outras duas fases basta deslocá-las 120° e 240° para D_V e D_W , respectivamente.

$$D_V(\omega t) = 1 - \frac{V_{in}}{V_{med} + \sqrt{2} \cdot V_0 \cdot \text{sen}(\omega t + 2\frac{\pi}{3})} \quad (16)$$

$$D_W(\omega t) = 1 - \frac{V_{in}}{V_{med} + \sqrt{2} \cdot V_0 \cdot \text{sen}(\omega t + 4\frac{\pi}{3})} \quad (17)$$

É importante afirmar que em ambos os casos citados, a razão cíclica assume apenas valores maiores que zero e menores que um, ou seja:

$$0 > D > 1 \quad (18)$$

Na Figura 18 é apresentado um gráfico que mostra a variação obrigatória da razão cíclica (D) para que tenhamos uma forma de onda senoidal deslocada para região de tensão positiva conforme os parâmetros apresentados anteriormente.




Figura 18 - Comportamento da razão cíclica

A principal característica observada é que o comportamento da razão cíclica não é o mesmo de uma senóide, caracterizando a não linearidade.

1.2.3 Análise dos Esforços

A análise dos esforços nos componentes eletrônicos do circuito de potência é de grande importância, pois está ligada diretamente ao dimensionamento dos mesmos.

Inicialmente será analisada a tensão eficaz de saída em uma das fases. Porém, como a tensão nas três fases tem a mesma forma de onda e o mesmo valor de pico, somente estando

defasadas de 120° entre si, as tensões eficazes das três saídas são numericamente iguais e obtidas pela equação (19).

$$vU_{ef} = \sqrt{\frac{1}{2 \cdot \pi} \cdot \int_0^{2\pi} \left(V_{med} + \sqrt{2} \cdot V_0 \cdot \sin(\omega t) \right)^2 d\omega t} \quad (19)$$

Em seguida, pode-se definir ainda, a potência instantânea em uma das saídas do inversor através da equação (20).

$$P_U(\omega t) = vU(\omega t) \cdot iU(\omega t) \quad (20)$$

Substituindo a equação (1) e (10) em (20), a equação pode ser reescrita como:

$$P_U(\omega t) = \left[V_{med} + \sqrt{2} \cdot V_0 \sin(\omega t) \right] \cdot \sqrt{2} \cdot I_0 \sin(\omega t - \phi) \quad (21)$$

Considerando um rendimento de aproximadamente 90%, a potência de entrada e a potência de saída, podem ser relacionadas através da equação (22).

$$P_{in}(\omega t) = \frac{P_U(\omega t)}{0,9} \quad (22)$$

Sabendo-se que a tensão de entrada é fixa, e conhecida, pode-se definir a corrente na entrada do inversor boost, e conseqüentemente no indutor.

A equação (23) apresenta a potência de entrada.

$$P_{in}(\omega t) = i_{in}(\omega t) \cdot V_{in} \quad (23)$$

Sabendo que a corrente no indutor é igual a corrente de entrada de um dos braços do inversor, encontra-se o valor da através da equação (24).

$$i_{L_1}(\omega t) = \frac{\left[V_{med} + V_0 \cdot \sqrt{2} \cdot \sin(\omega t) \right] \cdot \left[\sqrt{2} \cdot I_0 \sin(\omega t - \phi) \right]}{V_{in}} \quad (24)$$

As expressões para os demais indutores são semelhantes a equação (24), apenas com o devido deslocamento das tensões e correntes.

A Figura 19 apresenta as formas de onda das correntes nos três indutores boost considerando que o mesmo está alimentando uma carga RL.




Figura 19 – Corrente nos Indutores

1.2.4 Cálculo da Indutância

O parâmetro básico que define o valor da indutância do Inversor Boost é a taxa máxima de variação da corrente na entrada do mesmo.

A expressão da tensão nos terminais de um indutor é dada pela equação (25).

$$v_L = L \cdot \frac{di_L}{dt} \quad (25)$$

Considerando um intervalo de tempo Δt , pode-se reescrever a equação (25).

$$v_L = L \cdot \frac{\Delta i_L}{\Delta t} \quad (26)$$

Isolando L na equação (26), encontra-se:

$$L = \frac{v_L \cdot \Delta t}{\Delta i_L} \quad (27)$$

No entanto, Δt varia de acordo com a variação da razão cíclica $D(\omega t)$.

Portanto:

$$\Delta t = D(\omega t) \cdot T_s \quad (28)$$

Considerando o Δi constante e sabendo que o valor da indutância deve satisfazer todos os valores de razão cíclica, considera-se que o caso de maior esforço do indutor ocorre quando a razão cíclica é máxima. Portanto, substituindo (28) em (27), assumindo $D(\omega t) = D_{max}$ e sabendo que V_L é igual a V_{in} , tem-se:

$$L = \frac{V_{in} \cdot T_s}{\Delta i_L} \cdot D_{max} \quad (29)$$

1.2.5 Cálculo da Capacitância

A principal função do capacitor de saída do inversor boost é limitar as oscilações da tensão de saída, que ocorrem em função do chaveamento dos transistores. Sendo assim, um dos parâmetros utilizados na definição do mesmo é a própria taxa de variação da tensão de saída máxima admissível.

Portanto, para o cálculo da capacitância de saída utiliza-se a equação (30).

$$iC = C \cdot \frac{dvC}{dt} \quad (30)$$

Considerando um intervalo de tempo Δt , a equação (30) pode ser reescrita como apresenta a expressão (31).

$$iC = C \cdot \frac{\Delta vC}{\Delta t} \quad (31)$$

Isolando C na equação (31), tem-se:

$$C = \frac{iC \cdot \Delta t}{\Delta vC} \quad (32)$$

Substituindo (28) em (32), e fazendo as devidas considerações para obter a capacitância correspondente em cada fase, encontra-se:

$$C = \frac{i_{m\acute{a}x} \cdot (D_{m\acute{a}x} \cdot Ts)}{\Delta v C} \quad (33)$$

1.2.6 Corrente nas chaves e nos diodos

Com o objetivo de determinar as perdas nas chaves e também dimensioná-la corretamente, é necessário encontrar as correntes e tensões máximas aplicadas neste componente.

Para calcular os esforços nas chaves considerar-se somente uma das fases, de modo que o cálculo nas outras duas fases é análogo e leva ao mesmo resultado de corrente e tensão.

A Figura 20 apresenta o circuito de uma fase do inversor elevador de tensão. É importante ressaltar que para fins de cálculo foi considerada somente a etapa em que o conversor opera no modo Boost, desconsiderando a etapa de regeneração de energia. Esse artifício foi usado partindo do princípio que para dimensionamento das chaves deve-se tomar como base a maior potência dissipada no componente e sabe-se que a potência transferida no modo de operação Boost é de valor maior ou igual a potência transferida na etapa de regeneração de energia.




Figura 20 – Circuito Equivalente de uma fase

Em um primeiro passo, o cálculo da corrente será feito para um período de chaveamento.

A Figura 21 apresenta a corrente em um período de chaveamento.




Figura 21 - Corrente na chave em um período de chaveamento

Como se pode perceber através da Figura 21, a variação de corrente em um período de chaveamento é muito pequena, podendo ser desprezada. Portanto, para fins de cálculos, pode-se considerar $i_{max} \approx i_{min}$ e conseqüentemente I_{out} será constante neste período.

Sabendo que:

$$t_c = D \cdot T_s \quad (34)$$

$$t_a - t_c = (1 - D) \cdot T_s \quad (35)$$

A corrente média na chave Q_2 pode ser calculada através da equação (36).

$$i_Q = \frac{1}{T_s} \cdot \int_0^{t_c} i_Q(\omega t) \cdot d\omega t \quad (36)$$

Substituindo os intervalos de integração, pode-se encontrar a expressão (37).

$$i_Q = \frac{1}{T_s} \cdot \int_0^{D \cdot T_s} i_Q(\omega t) \cdot d\omega t \quad (37)$$

$$i_Q = \frac{1}{T_s} \cdot i_{out} \cdot (t) \Big|_0^{D \cdot T_s} = i_{out} \cdot D \quad (38)$$

A expressão que representa a corrente nas chaves é apresentada através da equação (39).

$$iQ_2(\omega t) = D_U(\omega t) \cdot iL_1(\omega t) \quad (39)$$

A Figura 22 apresenta a forma de onda traçada a partir da equação (39). Pode-se perceber que a corrente assume valores positivos e negativos, porém somente a corrente positiva estará passando pela chave. O diodo, em antiparalelo com a chave, é o responsável por conduzir a corrente de sentido oposto. Portanto, para calcular a corrente média e eficaz na chave é necessário integrar a expressão da corrente no intervalo de T_1 até T_2 .




Figura 22 – Corrente na chave

Após encontrar a corrente para um período de chaveamento, pode-se calcular a corrente média em um período da tensão de saída através da equação (40).

$$iQ_{2med} = \frac{1}{T} \cdot \int_{T_1}^{T_2} iQ_2(\omega t) \cdot d\omega t \quad (40)$$

Substituindo a expressão da corrente na chave, dada pela equação (39), na equação (40):

$$iQ_2 = \frac{1}{T} \cdot \int_{T_1}^{T_2} D(\omega t) \cdot iL_1(\omega t) \cdot d\omega t \quad (41)$$

Substituindo a equação da razão cíclica e da corrente no indutor:

$$iQ_2 = \frac{1}{2 \cdot \pi} \cdot \int_{T_1}^{T_2} iL_1(\omega t) \cdot \left(1 - \frac{V_{in}}{vU(\omega t)} \right) \cdot d(\omega t) \quad (42)$$

Fazendo as simplificações necessárias, encontra-se uma expressão que representa a corrente média no período da tensão de saída.

$$iQ_2 = \frac{1}{2 \cdot \pi} \cdot \int_{T_1}^{T_2} \left[\frac{(\sqrt{2} \cdot I_o \cdot \text{sen}(\omega t - \phi)) \cdot (V_{med} + \sqrt{2} \cdot V_o \cdot \text{sen}(\omega t) - V_{in})}{V_{med} + \sqrt{2} \cdot V_o \cdot \text{sen}(\omega t)} \right] \cdot d(\omega t) \quad (43)$$

Vale a pena ressaltar que a corrente média calculada pela equação (43) é válida para as chaves Q_2 , Q_4 e Q_6 (e conseqüentemente para os diodos D_2 , D_4 e D_6). Para encontrar a corrente eficaz nos transistores, deve-se novamente encontrar a corrente eficaz em um período de chaveamento e depois encontrar para o período todo.

$$iQ_{2ef} = \sqrt{\frac{1}{T_s} \int_0^{D \cdot T_s} [i_{out}]^2 \cdot d(\omega t)} \quad (44)$$

$$iQ_{2ef} = \sqrt{D(\omega t) \cdot iL_1(\omega t)} \quad (45)$$

A corrente eficaz para o período a rede é calculada a partir da equação (46).

$$iQ_{2ef} = \sqrt{\frac{1}{2\pi} \cdot \int_{T_1}^{T_2} \left(\sqrt{D(\omega t)} \cdot iL_1(\omega t) \right)^2 \cdot d(\omega t)} \quad (46)$$

A Figura 23 apresenta a corrente na chave.




Figura 23 – Corrente na Chave

Para encontrar o valor da corrente média e eficaz no diodo em antiparalelo com a chave, é necessário integrar a expressão (39) no intervalo T_2 até $2\pi+T_1$.

$$iD_2 = \frac{1}{T} \cdot \int_{T_2}^{2\pi+T_1} D(\omega t) \cdot iL_1(\omega t) \cdot d\omega t \quad (47)$$

A corrente no diodo D_2 pode ser observada na Figura 24.




Figura 24 – Corrente no diodo D2

Para o equacionamento da corrente média nos transistores Q_2 , Q_4 e Q_6 , foi considerado que a corrente circular através da chave durante o intervalo de tempo de 0 até $D.T_s$. Portanto, quando os transistores são bloqueados, pela característica do indutor em se opor as variações bruscas de corrente, a corrente passará a circular através do diodo da parte superior (D_1 , D_3 e D_5) durante o intervalo de tempo de $D.T_s$ até T .

Portanto, a corrente no diodo D_1 pode ser dimensionada através da equação (48).

$$iD_1 = \frac{1}{T_s} \cdot \int_{D.T_s}^{T_s} iD(\omega t) \cdot d\omega t \quad (48)$$

$$iD_1 = i_{out} \cdot (1 - D) \quad (49)$$

A expressão que representa a corrente no diodo pode ser observada através da equação (50).

$$iD_1(\omega t) = iL_1(\omega t) \cdot [1 - D(\omega t)] \quad (50)$$

A partir da equação (50) foi traçado um gráfico, que está apresentado na Figura 25.




Figura 25 – Corrente no diodo D_1

A equação (50) é válida para os diodos D_1 , D_3 e D_5 (e conseqüentemente para os transistores Q_1 , Q_3 e Q_5)

Portanto, a corrente no diodo D_1 em um período total da rede é dado pela equação (51).

$$iD_{1med} = \frac{1}{2 \cdot \pi} \cdot \int_{T_1}^{T_2} iL_1(\omega t) \cdot [1 - D_U(\omega t)] \cdot d\omega t \quad (51)$$

O procedimento para encontrar a corrente eficaz no diodo D_1 é semelhante.

Primeiramente, encontra-se a corrente eficaz para um período de chaveamento, como apresentado pela equação (52).

$$iD_{1ef} = \sqrt{\frac{1}{T_S} \cdot \int_{D \cdot T_S}^{T_S} [i_{out}]^2 \cdot d\omega t} \quad (52)$$

$$iD_{1ef} = i_{out} \cdot \sqrt{(1 - D)}$$

Portanto, a expressão que descreve a corrente no diodo D_I , está apresentada através da equação (53).

$$iD_{Ief}(\omega t) = iL_1(\omega t) \cdot \sqrt{[1 - D(\omega t)]} \quad (53)$$

Para um período da rede, a corrente eficaz pode ser calculada através da equação (54).

$$iD_{Ief} = \sqrt{\frac{1}{2\pi} \cdot \int_{T_1}^{T_2} [iL_1(\omega t) \cdot \sqrt{[1 - D(\omega t)]}]^2 \cdot d\omega t} \quad (54)$$

A Figura 26 apresenta a forma de onda da corrente que circula pelo diodo D_I .




Figura 26 – Corrente no Diodo D1

Para encontrar a corrente média na chave Q_I e demais chaves presentes na parte superior do inversor boost trifásico, utiliza-se a expressão (55).

$$iQ_1 = \frac{1}{2 \cdot \pi} \cdot \int_{T_2}^{2\pi+T_1} iL_1(\omega t) \cdot [1 - D_U(\omega t)] \cdot d\omega t \quad (55)$$

A corrente eficaz na chave Q_I é encontrada através da equação (56).

$$i_{Q_{Ief}} = \sqrt{\frac{1}{2\pi} \cdot \int_{T_2}^{2\pi+T_1} \left[i_{L_1}(\omega t) \cdot \sqrt{1-D(\omega t)} \right]^2 \cdot d\omega t} \quad (56)$$

A corrente na chave Q_I pode ser observada na Figura 27.




Figura 27 – Corrente na Chave Q_I

1.3 PROJETO DE POTÊNCIA

O projeto de potência tem como objetivo definir os principais parâmetros do circuito de potência do Inversor Boost Trifásico. Começando pelo estabelecimento dos parâmetros da carga que deverá ser acionada pelo inversor. Em função dos parâmetros de carga, serão definidos também os valores de tensão e corrente em todos os componentes.

Após encontrar os valores de tensão e corrente nas chaves e nos demais componentes, pode-se definir os componentes que deverão ser utilizados na construção do circuito de potência.

Para que o projeto seja possível, é necessário utilizar como embasamento teórico os tópicos definidos na seção anterior, tendo em vista que esta apresenta todo o equacionamento matemático necessário.

1.3.1 Especificações

A carga a qual o Inversor Boost Trifásico destina-se a acionar, consiste em um Motor de Indução Trifásico, comumente encontrado nas lojas e comércio especializado.

Este motor possui os seguintes dados característicos de fabricação:

Potência Nominal: 3 *cv*

Rotação Nominal: 1710 *rpm*

Tensão de linha: 220V (em delta)

Frequência de Operação: 60Hz

$\cos \varphi = 0,84$

Características do Conversor:

Tensão de Alimentação: 48V

Máxima ondulação de Corrente no indutor: 20%

Máxima ondulação de Tensão no Capacitor: 5%

Frequência de Chaveamento Mínima: 20KHz

1.3.2 Tensões de Fase e Tensões de Linha

Conhecendo o valor da tensão de linha, pode-se encontrar o valor da tensão eficaz V_o através da expressão (57).

$$V_{linha} = \sqrt{3} \cdot V_o \quad (57)$$

Resolvendo a equação (57), encontra-se:

$$V_o = 127V \quad (58)$$

Adotando um valor mínimo de fase, que deve ser ligeiramente maior que o valor da entrada, pode-se encontrar o valor de tensão médio através da equação (60).

$$V_{U\min} = 70V \quad (59)$$

$$\begin{aligned} V_{med} &= V_{U\min} + V_o \cdot \sqrt{2} \\ V_{med} &= 250V \end{aligned} \quad (60)$$

A Figura 28 apresenta uma das tensões de fase, com os seus respectivos valores. Vale lembrar que as demais fases são semelhantes, apenas defasadas de 120° entre si.




Figura 28 – Tensão em uma das Fases

Conhecendo o valor médio e o valor de V_o , podem-se reescrever as tensões de fases substituindo esses valores nas respectivas equações (1), (2) e (3).

$$vU(\omega t) = 250 + \sqrt{2} \cdot 127 \cdot \text{sen}(\omega t) \quad (61)$$

$$vV(\omega t) = 250 + \sqrt{2} \cdot 127 \cdot \text{sen}\left(\omega t - \frac{2 \cdot \pi}{3}\right) \quad (62)$$

$$vW(\omega t) = 250 + \sqrt{2} \cdot 127 \cdot \text{sen}\left(\omega t - \frac{4 \cdot \pi}{3}\right) \quad (63)$$

Com as tensões de fase determinadas, as tensões de linha são facilmente obtidas.

$$vUV(\omega t) = \sqrt{3} \cdot \sqrt{2} \cdot 127 \cdot \text{sen}\left(\omega t + \frac{\pi}{6}\right) \quad (64)$$

$$vVW(\omega t) = \sqrt{3} \cdot \sqrt{2} \cdot 127 \cdot \text{sen}\left(\omega t + \frac{3 \cdot \pi}{2}\right) \quad (65)$$

$$vWU(\omega t) = \sqrt{3} \cdot \sqrt{2} \cdot 127 \cdot \text{sen}\left(\omega t + \frac{5 \cdot \pi}{6}\right) \quad (66)$$

As tensões de fase e de linha estão apresentadas na Figura 29.




Figura 29 – Tensões de Fase e Tensões de Linha

A tensão eficaz para uma das fases, é dada por:

$$vU_{ef} = \sqrt{\frac{1}{2 \cdot \pi} \cdot \int_0^{2 \cdot \pi} \left(250 + \sqrt{2} \cdot 127 \cdot \text{sen}(\omega t) \right)^2 \cdot d\omega t}$$

$$V_{ef} = 280,4V \quad (67)$$

1.3.3 Corrente nas Fases

Para encontrar as expressões para as correntes nas fases, é necessário primeiramente encontrar o valor da corrente eficaz. Para isso, sabe-se que a potência ativa é dada pela equação (68).

$$P = V \cdot I \cdot \cos(\phi) \quad (68)$$

Portanto, a corrente eficaz em uma das fases do motor é dada por:

$$I = \frac{P}{V_{linha} \cdot \cos(\phi)} = \frac{736}{220 \cdot 0,84} = 3,97 A \quad (69)$$

Conhecendo a corrente eficaz, é possível encontrar as correntes em cada uma das fases.

$$iU(\omega t) = \sqrt{2} \cdot 3,97 \cdot \sin(\omega t - 0,57) \quad (70)$$

$$iV(\omega t) = \sqrt{2} \cdot 3,97 \cdot \sin\left(\omega t - 2\frac{\pi}{3} - 0,57\right) \quad (71)$$

$$iW(\omega t) = \sqrt{2} \cdot 3,97 \cdot \sin\left(\omega t - 4\frac{\pi}{3} - 0,57\right) \quad (72)$$

A Figura 30 apresenta as formas de onda das correntes nas fases do motor. Pode-se perceber que o valor máximo para as correntes de fase é de aproximadamente 5A.




Figura 30 – Corrente nas Fases

1.3.4 Razão de Modulação

Conhecendo o valor das tensões de fase, é possível encontrar os valores para a razão cíclica correspondente a cada fase.

A razão cíclica da fase U, V e W são definidas através das equações (15), (16) e (17) respectivamente.

Portanto, a equação (73) apresenta a razão cíclica da fase U e as demais serão omitidas, pois são semelhantes.

$$D_U(\omega t) = 1 - \left(\frac{48}{250 + \sqrt{2} \cdot 127 \cdot \sin(\omega t)} \right) \quad (73)$$

Através da Figura 31 pode-se perceber o valor da razão cíclica mínima e máxima.




Figura 31 – Razão Cíclica

1.3.5 Corrente nos Indutores

Conhecendo os parâmetros de saída do inversor, é possível definir o comportamento estimado para a corrente no indutor de entrada do conversor.

Portanto a corrente no indutor L1 pode ser observada através da equação (74).

$$i_{L_1}(\omega t) = \frac{\left[250 + \sqrt{2} \cdot 127 \cdot \sin(\omega t) \right] \cdot \left[\sqrt{2} \cdot 3,97 \cdot \sin(\omega t - \phi) \right]}{48} \quad (74)$$

Através da equação (74) foi traçado o gráfico que está apresentado na Figura 32.




Figura 32 – Corrente no Indutor L1

Após encontrar a expressão para as correntes nos indutores, pode-se encontrar a corrente média e eficaz nos mesmos. Lembrando que esses valores serão os mesmos para os três indutores.

Logo, a corrente média é dada pela equação (75).

$$i_{L_{med}} = \frac{1}{2\pi} \cdot \int_0^{2\pi} (I_{L_1}(\omega t))^2 \cdot d\omega t = 15,33A \quad (75)$$

O valor da corrente eficaz no indutor é o resultado da média quadrática dos pontos que compõem a forma de onda da corrente no indutor e é expressa através da equação

$$I_{L1ef} = \sqrt{\frac{1}{2\pi} \int_0^{2\pi} (I_{L1}(\omega t))^2 d\omega t} = 41,06A$$

1.3.6 Cálculo dos Indutores

A indutância de entrada do inversor boost será calculada considerando a frequência de chaveamento mínima, no caso, de 20 kHz.

O cálculo da indutância é feito através da equação (76). A razão cíclica máxima é obtida através do gráfico da Figura 31, onde $D_{max}=0,89$.

$$L = \frac{48 \cdot 50\mu}{0,2 \cdot 83} \cdot 0,89 \cong 130\mu H \quad (76)$$

1.3.7 Cálculo da Capacitância

O valor da capacitância a ser utilizado no circuito é calculado a partir da equação (77).

A corrente máxima é obtida através do gráfico da Figura 30. A frequência mínima de chaveamento será a mesma considerada no cálculo do indutor, de 20 kHz.

$$C = \frac{10 \cdot (0,89 \cdot 50\mu)}{21,5} = 20,7\mu F \quad (77)$$

1.3.8 Corrente nas chaves e nos diodos

Para determinar a corrente nas chaves e nos diodos, serão utilizadas as equações encontradas na seção anterior.

A tensão máxima aplicada sobre as chaves é igual a tensão máxima de fase, que está apresentada na Figura 29. O valor da tensão máxima é de aproximadamente 430V.

A corrente média para as chaves da parte inferior do conversor (Q_2 , Q_4 e Q_6) é calculada a partir da equação (42) apresentada novamente na equação (78). O gráfico que apresenta a forma de onda da corrente na chave pode ser observado na Figura 33. A partir deste gráfico é possível encontrar os intervalos de integração, ou seja, o período em que a chave está conduzindo.




Figura 33 – Corrente na Chave

$$i_{Q_2} = \frac{1}{2 \cdot \pi} \int_{0,57}^{3,71} i_{L_1}(\omega t) \cdot \left(1 - \frac{48}{vU(\omega t)} \right) \cdot d(\omega t) = 20,7 A \quad (78)$$

A expressão (79) apresenta o valor da corrente eficaz na chave.

$$iQ_{2ef} = \sqrt{\frac{1}{2\pi} \cdot \int_{0.57}^{3.71} \left(\sqrt{D(\omega t)} \cdot iL_1(\omega t) \right)^2 \cdot d(\omega t)} = 36,3A \quad (79)$$

A forma de onda que representa a corrente no diodo D_2 está apresentada na Figura 34. A partir desta figura, podem-se encontrar os intervalos de integração que possibilitam encontrar a corrente média no diodo.




Figura 34 – Corrente no Diodo D_2

Portanto, a corrente média nos diodos inferiores pode ser calculada através da equação (80).

$$iD_2 = \frac{1}{2\pi} \cdot \int_{3.71}^{6.85} D(\omega t) \cdot iL_1(\omega t) \cdot d\omega t = 5,4A \quad (80)$$

A corrente eficaz é calculada a partir da equação (81).

$$iD_{2ef} = \sqrt{\frac{1}{2\pi} \cdot \int_{3.71}^{6.85} \left(\sqrt{D(\omega t)} \cdot iL_1(\omega t) \right)^2 \cdot d(\omega t)} = 11,1A \quad (81)$$

Depois de encontrar as correntes média e eficaz nas chaves e diodos da parte inferior, devem-se determinar as correntes para as chaves e para os diodos da parte superior (Q_1/D_1 , Q_3/D_3 e Q_5/D_5). A Figura 35 apresenta a forma de onda da corrente para os diodos.




Figura 35 – Corrente nos diodos/chaves superiores

Quando a corrente no indutor é positiva, esta circula através da chave Q_2 , (considerando um braço do conversor) e pelo diodo D_1 . Portanto para encontrar a corrente média e eficaz no diodo D_1 no período da rede, o intervalo de integração deve ser igual, tanto para calcular a corrente na chave Q_2 quanto no diodo D_1 .

A corrente média nos diodos pode ser encontrada através da equação (82)

$$iD_{1med} = \frac{1}{2 \cdot \pi} \cdot \int_{0.6}^{3.7} iL_1(\omega t) \cdot [1 - D_U(\omega t)] \cdot d\omega t = 3,1A \quad (82)$$

A corrente eficaz no diodo é calculada a partir da equação (83).

$$iD_{1ef} = \sqrt{\frac{1}{2\pi} \cdot \int_{0.6}^{3.7} \left[iL_1(\omega t) \cdot \sqrt{1 - D_U(\omega t)} \right]^2 \cdot d\omega t} = 13,7 A \quad (83)$$

A Figura 36 apresenta a corrente na chave Q_I .




Figura 36 – Corrente na Chave Q_I

Devido à simetria da forma de onda apresentada na Figura 35, pode-se concluir que os valores de corrente média e corrente eficaz são os mesmos para os diodos e para as chaves superiores do inversor boost trifásico.

1.3.9 Escolha dos Componentes

Para a especificação das chaves é necessário conhecer a máxima tensão reversa e as correntes eficaz e média presente nas mesmas, muito embora existam outros fatores à serem determinados.

As chaves escolhidas são IRGP 50B60PD1 da *International Rectifier* que suportam uma tensão máxima de 600V e corrente eficaz de 45 A. Outra característica importante dos

IGBT's é a presença de um diodo antiparalelo em seu modelo equivalente. A Tabela 3 apresenta um resumo das principais características deste IGBT.

Tabela 3 – Características do IRGP 35B60PD

	<i>Parâmetros</i>	<i>Valores</i>
V_{ce}	Tensão emissor-coletor	600V
$I_c (T=25^{\circ} C)$ $I_c (T=100^{\circ} C)$	Corrente no coletor	75 A 45 A
V_{cen}	Tensão de saturação	2,6 V
V_{fn}	Queda de Tensão sobre o diodo	1,2 V
t_r	Tempo de subida	13 ns
t_f	Tempo de descida	15 ns
t_{rr}	Tempo de recuperação reversa do diodo	74 ns
$R_{thjc} (IGBT)$	Resistência térmica entre junção-cápsula	0,32° C/W
$R_{thjc} (diodo)$	Resistência térmica entre junção-cápsula	1,7° C/W

Para encontrar as perdas no IGBT, foram deduzidas equações que possibilitassem encontrá-las, seguindo procedimentos descrito em [15].

Como a corrente nas chaves não são iguais, cada chave tem uma expressão diferente. Portanto, haverá perdas diferentes nas chaves superiores ($Q_1/ Q_3/ Q_5$) e nas inferiores ($Q_2/ Q_4/ Q_6$).

Primeiramente serão encontradas as perdas para as chaves inferiores ($Q_2/ Q_4/ Q_6$).

1.3.10 Perdas Nas chaves

As perdas são diferentes para as chaves inferiores e para as chaves superiores. Assim, será analisada as perdas de cada chave separadamente.

1.3.11 Perdas nos Transistores ($Q_2/Q_4/Q_6$)

- Perdas de Condução:

Primeiramente, encontra-se a energia perdida durante a condução para um período de chaveamento:

$$E_{con} = V_{ce} \cdot I_c \cdot D \cdot Ts \quad (84)$$

A equação (85) descreve a curva típica de tensão-corrente do IGBT.

$$V_{ce} = \frac{V_{cen} - V_{ceo}}{I_{cn}} \cdot I_c + V_{ceo} \quad (85)$$

Substituindo a corrente que passa pela chave na equação (85), a equação será reescrita através da expressão (86).

$$v_{CE}(\omega t) = \left(\frac{V_{cen} - V_{ceo}}{I_{cn}} \right) \cdot \left(\frac{(V_{med} + \sqrt{2} \cdot V_o \cdot \sin(\omega t) - E) \cdot (\sqrt{2} \cdot I_o \cdot \sin(\omega t - \phi))}{E} \right) + V_{ceo} \quad (86)$$

A expressão para a energia perdida durante a condução do IGBT é obtida após substituir as equações (15), (86) em (84).

$$E_{con}(\omega t) = \left[\left(\frac{V_{cen} - V_{ceo}}{I_{cn}} \right) \cdot \left(\frac{(V_{med} + \sqrt{2} \cdot V_o \cdot \sin(\omega t) - E) \cdot (\sqrt{2} \cdot I_o \cdot \sin(\omega t - \phi))}{E} \right) + V_{ceo} \right] \cdot \left[\frac{(V_{med} + \sqrt{2} \cdot V_o \cdot \sin(\omega t) - E) \cdot (\sqrt{2} \cdot I_o \cdot \sin(\omega t - \phi))}{E} \right] \cdot Ts$$

A energia média perdida em um período total da rede pode ser encontrada através da equação (87). O intervalo de integração é o mesmo utilizado para calcular a corrente nas chaves, aqui este intervalo será denominado $\alpha=0,57$ e $\beta=3,71$.

$$E_{med_con} = \frac{1}{2\pi} \cdot \int_{\alpha}^{\beta} E_{con}(\omega t) d\omega t = 2,721 \text{ mJ} \quad (87)$$

- Perdas de Comutação:

As perdas na entrada em condução ocorrem devido à presença simultânea de corrente no coletor e tensão coletor-emissor. A perda total de energia na entrada em condução é igual a soma das perdas durante o intervalo de tempo t_r e durante o intervalo de tempo t_a devido a recuperação do diodo de roda livre. As formas de onda de tensão e corrente para um período de comutação podem ser observadas através da Figura 37.




Figura 37 – Tensão e Corrente durante a entrada em condução do IGBT

A energia correspondente ao primeiro tempo t_r é dada por:

$$E_{1on} = \frac{V_{cc} \cdot I_c \cdot t_r}{2} \quad (88)$$

O tempo de subida nominal é dado pela equação (89).

$$t_r = t_r \cdot \frac{I_c}{I_{cnr}} \quad (89)$$

Substituindo a equação (89) e (39) em (88):

$$E_{lon}(\omega t) = \frac{(V_{med} + \sqrt{2} \cdot V_o \cdot \text{sen}(\omega t)) \cdot \left[\frac{(V_{med} + \sqrt{2} \cdot V_o \cdot \text{sen}(\omega t)) \cdot (\sqrt{2} \cdot I_o \cdot \text{sen}(\omega t - \phi))}{E} \right]^2}{2 \cdot I_{cnr}} \cdot t_r \quad (90)$$

A equação (91) apresenta a energia perdida no intervalo de tempo de t_a .

$$E_{2on} = V_{cc} \cdot t_a \cdot \left(I_c + \frac{I_{rr}}{2} \right) \quad (91)$$

O valor do tempo da primeira etapa de recuperação pode ser determinado através da equação (92).

$$t_a \cong \frac{2}{3} \cdot t_{rr} \quad (92)$$

O tempo de recuperação reversa do diodo em função do tempo de recuperação especificado no catálogo é igual a:

$$t_{rr} \cong \left(0,8 + 0,2 \cdot \frac{I_c}{I_{crr}} \right) \quad (93)$$

Conhecendo os valores dos tempos, pode-se reescrever a equação (91):

$$E_{2on}(\omega t) = \frac{2}{3} \cdot (V_{med} + \sqrt{2} \cdot V_o \cdot \sin(\omega t)) \cdot \left(0,8 + 0,2 \cdot \frac{(V_{med} + \sqrt{2} \cdot V_o \cdot \sin(\omega t))(\sqrt{2} \cdot I_o \cdot \sin(\omega t - \phi))}{E \cdot I_{crr}} \right) \cdot t_{rr} \cdot \left[\frac{(V_{med} + \sqrt{2} \cdot \sin(\omega t))(\sqrt{2} \cdot I_o \cdot \sin(\omega t - \phi))}{E} + \frac{I_{rr}}{2} \right]$$

A perda de energia média durante o período da rede é igual à:

$$E_{med_on} = \frac{1}{2\pi} \cdot \int_{\alpha}^{\beta} E_{1on} d\omega t + \frac{1}{2\pi} \cdot \int_0^{\pi} E_{2on} d\omega t = 767,9 \mu J \quad (94)$$

- Perdas no Bloqueio:

A Figura 38 apresenta uma aproximação das formas de onda de tensão e corrente no momento do bloqueio do IGBT.




Figura 38 – Tensão e Corrente durante o bloqueio do IGBT

O tempo de descida da corrente t_f pode ser aproximado com uma função linear através da equação (95).

$$t_f = \left(\frac{2}{3} + \frac{I_c}{3 \cdot I_{cnf}} \right) \cdot t_{fn} \quad (95)$$

A perda de energia durante o bloqueio é igual a:

$$E_{off} = \frac{1}{2} \cdot V_{cc} \cdot I_c \cdot t_f \quad (96)$$

Realizando as devidas substituições, encontra-se uma expressão para a energia perdida durante o bloqueio do IGBT. Esta expressão pode ser vista na equação (97).

$$E_{off}(\omega) = \frac{1}{2} \cdot (V_{md} + \sqrt{2} \cdot V_o \cdot \sin(\omega)) \cdot \left[\frac{(V_{md} + \sqrt{2} \cdot V_o \cdot \sin(\omega)) \cdot (\sqrt{2} \cdot I_o \cdot \sin(\omega - \phi))}{E} \right] \cdot \left(\frac{2}{3} + \frac{(V_{md} + \sqrt{2} \cdot V_o \cdot \sin(\omega)) \cdot (\sqrt{2} \cdot I_o \cdot \sin(\omega - \phi))}{E \cdot I_{cnf}} \right) \quad (97)$$

A perda média de energia em um período da onda senoidal é dada pela expressão (98).

$$E_{med_off} = \frac{1}{2\pi} \cdot \int_{\alpha}^{\beta} E_{off}(\omega) d(\omega) = 73,99 \mu J \quad (98)$$

Sabendo que a potência pode ser encontrada dividindo a energia média pelo tempo de comutação, pode-se encontrar a perda de potência média total em um IGBT através da equação (99).

$$P_{Q2_total} = \frac{(E_{med_con} + E_{med_on} + E_{med_off})}{T_s} \quad (99)$$

Substituindo os valores das energias, encontra-se que a perda de potência média é igual a:

$$P_{Q2_total} = 71,265W \quad (100)$$

1.3.12 Perdas nos diodos ($D_2/D_4/D_6$)

Os diodos apresentam perdas de comutação e de condução.

- Perdas de Condução:

A tensão sobre o diodo em estado de condução pode ser expressa através da equação (101)

$$V_f = \frac{V_{fn} - V_{fo}}{I_{fn}} \cdot I_c + V_{fo} \quad (101)$$

A perda de energia no diodo em um período de chaveamento é dada pela equação (102).

$$E_{conD} = V_f \cdot I_c \cdot (1 - D) \cdot T_s \quad (102)$$

Substituindo (39), (101) em (102), a equação da energia perdida no diodo durante a condução pode ser observada na equação (103).

$$E_{conD}(\omega) = \left[\left(\frac{V_{fn} - V_{fo}}{I_{fn}} \right) \cdot \left(\frac{(V_{md} + \sqrt{2} \cdot V_o \cdot \sin(\alpha)) \cdot (\sqrt{2} \cdot I_o \cdot \sin(\alpha - \phi))}{E} \right) + V_{fo} \right] \cdot \left[\frac{(V_{md} + \sqrt{2} \cdot V_o \cdot \sin(\alpha)) \cdot (\sqrt{2} \cdot I_o \cdot \sin(\alpha - \phi))}{E} \right] \cdot \left[\frac{E}{V_{md} + \sqrt{2} \cdot V_o \cdot \sin(\alpha)} \right] \cdot T_s \quad (103)$$

A energia média perdida durante a condução pode ser encontrada através da equação (104). Nota-se que o intervalo de integração é de β até γ , visto que só há circulação de corrente pelos diodos D_2 , D_4 e D_6 quando a corrente nos respectivos indutores for negativa.

$$E_{med_conD} = \frac{1}{2\pi} \int_{\beta}^{\gamma} E_{conD}(\omega t) d\omega t = 101 \mu J \quad (104)$$

- Perdas de Comutação:

A perda de comutação do diodo ocorre durante o bloqueio por causa da recuperação reversa. Quando alcança sua capacidade de bloqueio, que acontece no valor de pico da corrente reversa, a mesma começa a decrescer até anular-se.

A energia perdida durante a comutação, em um intervalo de chaveamento, está apresentada na equação (105).

$$E_{comD} = V_C \cdot t_b \cdot \left(I_C + \frac{I_{rr}}{2} \right) \quad (105)$$

O valor do intervalo de tempo t_b pode ser observado na equação (106).

$$t_b = \frac{t_{rr}}{3} \quad (106)$$

O tempo da recuperação reversa pode ser expresso através da equação

$$t_{rr} = \left(0,8 + \frac{0,2 \cdot I_C}{I_{fn}} \right) \cdot t_{rm} \quad (107)$$

Substituindo as equações (107), (106) em (105), obtem-se a equação para as perdas de energia durante a comutação.

$$E_{comD}(\omega) = \left(\frac{V_{med} + \sqrt{2} \cdot V_o \cdot \sin(\omega)}{3} \right) \cdot t_m \cdot \left(0,8 + 0,2 \cdot \frac{(V_{med} + \sqrt{2} \cdot V_o \cdot \sin(\omega)) \cdot (\sqrt{2} \cdot I_o \cdot \sin(\omega - \phi))}{E \cdot I_{fn}} \right) \cdot \left(\frac{(V_{med} + \sqrt{2} \cdot V_o \cdot \sin(\omega)) \cdot (\sqrt{2} \cdot I_o \cdot \sin(\omega - \phi))}{E} + \frac{I_r}{2} \right)$$

Portanto, as perdas no diodo em um período da rede são encontradas através da equação (108).

$$E_{med_comD} = \frac{1}{2\pi} \int_{\beta}^{\gamma} E_{comD}(\omega) d\omega = 30,85 \mu J \quad (108)$$

Conhecendo a energia média perdida durante a condução e na comutação, encontra-se a potência total perdida no diodo, como pode-se observar na equação (109).

$$P_{D2_total} = \frac{(E_{med_conD} + E_{med_comD})}{T_s} = 2,637 W \quad (109)$$

1.3.13 Perdas nos transistores ($Q_1/Q_3/Q_5$)

- Perdas de condução:

A energia perdida durante a condução para um período de chaveamento é a mesma encontrada para as demais chaves, e está apresentada na equação (84).

A curva típica de tensão-corrente do IGBT pode ser observada através da equação (85).

Substituindo a corrente que passa pela chave na equação (85), a equação será reescrita através da expressão (110).

$$V_{ce}(\omega t) = \left(\frac{V_{cen} - V_{ceo}}{I_{cn}} \right) \cdot (\sqrt{2} \cdot I_o \cdot \sin(\omega t - \phi)) + V_{ceo} \quad (110)$$

A expressão para a energia perdida durante a condução do IGBT é obtida após substituir as equações (15), (110) em (84).

$$E_{con1}(\omega t) = \left[\left(\frac{V_{cen} - V_{ceo}}{I_{cn}} \right) \cdot (\sqrt{2} \cdot I_o \cdot \sin(\omega t - \phi)) + V_{ceo} \right] \cdot (\sqrt{2} \cdot I_o \cdot \sin(\omega t - \phi)) \cdot \left[1 - \frac{E}{V_{med} + \sqrt{2} \cdot V_o \cdot \sin(\omega t)} \right] \cdot Ts$$

A energia média perdida em um período total da rede pode ser encontrada através da equação (111). O intervalo de integração para encontrar a energia perdida nas chaves Q_1 , Q_3 e Q_5 é o mesmo utilizado para calcular a corrente nestas mesmas chaves, ou seja, $\beta=3,71$ até $\gamma=6,85$.

$$E_{med_con1} = \frac{1}{2\pi} \cdot \int_{\beta}^{\gamma} E_{con1}(\omega t) d\omega t = 183,5 \mu J \quad (111)$$

- Perdas de Comutação:

As perdas na entrada em condução para as chaves Q_1 , Q_3 e Q_5 são calculadas de maneira semelhante aquelas calculadas para as chaves Q_2 , Q_4 e Q_6 , sendo que os tempos de subida são os mesmos, mudando apenas a equação da corrente na chave.

Portanto, a equação representa uma parcela da energia perdida em um período de chaveamento.

$$E_{1on_1}(\omega t) = \frac{\left(V_{med} + \sqrt{2} \cdot V_o \cdot \text{sen}(\omega t)\right) \cdot \left(\sqrt{2} \cdot I_o \cdot \text{sen}(\omega t - \phi)\right)^2 \cdot t_r}{2 \cdot I_{cnr}} \quad (112)$$

A outra parcela da energia perdida na entrada em condução das chaves pode ser observada através da equação (113).

$$E_{2on_2}(\omega t) = \frac{2}{3} \cdot \left(V_{med} + \sqrt{2} \cdot V_o \cdot \text{sen}(\omega t)\right) \cdot \left(0,8 + 0,2 \cdot \frac{\left(\sqrt{2} \cdot I_o \cdot \text{sen}(\omega t - \phi)\right)}{I_{cnr}}\right) \cdot t_{rr} \cdot \left[\left(\sqrt{2} \cdot I_o \cdot \text{sen}(\omega t - \phi)\right) + \frac{I_{rr}}{2}\right] \quad (113)$$

A perda de energia média durante o período da rede é igual à:

$$E_{med_on1} = \frac{1}{2\pi} \cdot \int_{\beta}^{\gamma} E_{1on_1} d\omega t + \frac{1}{2\pi} \cdot \int_{\beta}^{\gamma} E_{2on_1} d\omega t = 27,19 \mu J \quad (114)$$

- Perdas no Bloqueio:

A perda de energia durante o bloqueio é igual a:

$$E_{off1}(\omega t) = \frac{1}{2} \cdot \left(V_{med} + \sqrt{2} \cdot \text{sen}(\omega t)\right) \cdot \left(\sqrt{2} \cdot I_o \cdot \text{sen}(\omega t - \phi)\right) \cdot \left(\frac{2}{3} + \frac{\left(\sqrt{2} \cdot I_o \cdot \text{sen}(\omega t - \phi)\right)}{3 \cdot I_{cnf}}\right) \cdot t_f \quad (115)$$

A perda média de energia em um período da onda senoidal é dada pela expressão (98).

$$E_{med_off1} = \frac{1}{2\pi} \cdot \int_{\beta}^{\gamma} E_{off1}(\omega t) d(\omega t) = 2,251 \mu J \quad (116)$$

Sabendo que a potência pode ser encontrada dividindo a energia média pelo tempo de comutação, pode-se encontrar a perda de potência média total em um IGBT através da equação (99).

$$P_{Q1_total} = \frac{(E_{med_con1} + E_{med_on1} + E_{med_off1})}{T_s} \quad (117)$$

Substituindo os valores das energias, encontra-se que a perda de potência média é igual a:

$$P_{Q1_total} = 4,258 W \quad (118)$$

1.3.14 Perdas nos diodos ($D_1/D_3/D_5$)

As perdas para os diodos D_1 , D_3 e D_5 são semelhantes àquelas encontradas para os demais diodos, diferenciando apenas na corrente que passa por esses e no intervalo de integração, uma vez que os diodos D_1 , D_3 e D_5 conduzem quando a corrente que passa pelo indutor é positiva.

- Perdas de Condução:

A perda de energia no diodo em um período de chaveamento é dada pela equação

$$E_{conD1}(\omega) = \left[\left(\frac{V_{fn} - V_{fo}}{I_{fn}} \right) \cdot (\sqrt{2} \cdot I_o \cdot \sin(\omega - \phi)) + V_{fo} \right] \cdot (\sqrt{2} \cdot I_o \cdot \sin(\omega - \phi)) \cdot \left[\frac{E}{V_{med} + \sqrt{2} \cdot V_o \cdot \sin(\omega)} \right] \cdot T_s$$

A energia média perdida durante a condução pode ser encontrada através da equação (119).

$$E_{med_conD1} = \frac{1}{2\pi} \int_{\alpha}^{\beta} E_{conD1}(\omega) d\omega = 22,03 \mu J \quad (119)$$

- Perdas de Comutação:

As perdas de energia durante a comutação podem ser observadas através da equação (120)

$$E_{comD1}(\omega) = \left(\frac{V_{med} + \sqrt{2} \cdot V_o \cdot \sin(\omega)}{3} \right) \cdot t_{rr} \cdot \left(0,8 + 0,2 \cdot \frac{(\sqrt{2} \cdot I_o \cdot \sin(\omega - \phi))}{I_{fn}} \right) \cdot \left(\sqrt{2} \cdot I_o \cdot \sin(\omega - \phi) + \frac{I_r}{2} \right) \quad (120)$$

Portanto, as perdas de comutação no diodo em um período da rede são encontradas através da equação (121).

$$E_{med_comD1} = \frac{1}{2\pi} \int_{\alpha}^{\beta} E_{comD1}(\omega) d\omega = 339,2 \mu J \quad (121)$$

Conhecendo a energia média perdida durante a condução e na comutação, encontra-se a potência total perdida no diodo, como se pode observar na equação (109).

$$P_{D1_total} = \frac{(E_{med_conD1} + E_{med_comD1})}{T_s} = 8,803 W \quad (122)$$

1.3.15 Perdas totais

Sabe-se que a chave utilizada possui um diodo interno. Portanto as perdas totais na chave são obtidas após somar as perdas nos transistores e as perdas nos diodos.

Portanto, a perda total em cada chave pode ser observada através da equação (123).

$$P_{total} = P_{Q2_total} + P_{Q1_total} + P_{D2_total} + P_{D1_total} = 86,963W \quad (123)$$

1.4 CONCLUSÕES

No presente capítulo, apresentou-se a análise qualitativa e quantitativa do circuito de potência do conversor proposto.

Através de algumas considerações, tal como a técnica de modulação utilizada, chegou-se a um circuito simplificado equivalente, o qual foi utilizado para facilitar a análise do conversor. A partir da obtenção das principais equações do inversor, foi possível traçar alguns gráficos que ajudaram no dimensionamento de componentes, tais como indutores e capacitores.

Salienta-se que os elementos do circuito foram determinados observando-se o material disponível no laboratório de eletrônica de potência da UDESC Joinville.

2 CONTROLE POR REGIME DE DESLIZAMENTO

2.1 INTRODUÇÃO

O controle de estrutura variável, (*Variable Structure Control – VSC*), foi primeiramente proposto na década de 1950, na União Soviética, por Emelyanov e desde então tem sido muito explorados em diversas áreas, incluindo a eletrônica de potência.

Esse tipo de controle é muito atrativo para sistemas não lineares, o que não impossibilita seu uso para sistemas lineares, por ter como características principais robustez, redução de ordem quando os sistemas estão sob a função de chaveamento, e em muitos casos, resulta em um sistema invariante no tempo.

Algumas das características básicas de um sistema controlado por regime de deslizamento estão apresentadas a seguir:

Em muitos casos, o número de saídas de controle é igual ao número de entradas;

A estrutura de um sistema controlado por regime de deslizamento é governada por uma função $\sigma(x)$, a qual é definida como função de chaveamento;

Uma função de chaveamento é geralmente linear;

Cada função de chaveamento escalar $\sigma_i(x)$ descreve uma superfície linear $\sigma_i(x)=0$;

A condição sob a qual os estados se moverão em direção a função de chaveamento é chamada condição de alcance (*reaching*);

A Figura 39 apresenta uma representação da função de chaveamento e as duas regiões.




Figura 39 – Função de Chaveamento

Para sistemas controlados por regime de deslizamento há duas etapas para as variáveis de estado até atingirem seu estado ideal:

Etapa 1: Modo de não deslizamento, ou modo de busca; Modo no qual o estado inicial está em um lugar qualquer do plano de fase e se move em direção a superfície de deslizamento, atingindo esta num tempo finito;

Etapa 2: Modo de deslizamento; Modo onde a trajetória já atingiu a superfície $\sigma=0$ e tende assintoticamente para o ponto de equilíbrio.

Portanto, deve-se projetar um controle que torne a superfície $\sigma(x) = 0$ atrativa, fazendo que a trajetória do sistema atinja a superfície em um tempo finito. Uma vez que alcançada a superfície de deslizamento, no caso ideal a trajetória deve deslizar sobre ela até atingir os objetivos do controle, sejam eles estabilização, regulação, rastreamento ou robustez, etc. No caso não ideal, a trajetória do sistema tende a deslizar na vizinhança da superfície de deslizamento.

2.2 PLANO DE ESTADO E O REGIME DE DESLIZAMENTO

O estado de um sistema reflete a sua condição em um determinado instante de tempo onde a dependência temporal é óbvia e as variáveis de estado representam um conjunto de informações necessárias e suficientes para determinar o estado do sistema em questão.

As equações de estado envolvem derivadas temporais das variáveis de estado, o que comprova a relação entre estado e tempo. As variáveis de estado não são únicas, ou seja, diferentes conjuntos de variáveis de estado podem descrever o mesmo sistema, mantendo apenas o seu número, o que indica a ordem do sistema n .

Geralmente, as grandezas associadas a elementos acumuladores de energia (como por exemplo, fluxo magnético em indutores, tensão em capacitores...) são escolhidas como variáveis de estado. Para este trabalho, as variáveis de estado escolhidas foram a tensão no capacitor de saída v_C e a corrente no indutor de entrada i_L .

2.3 PROJETO DO CONTROLE POR REGIME DE DESLIZAMENTO

Para o projeto do controle por regime de deslizamento, a estrutura de potência considerada será a de um conversor *boost* monofásico, com carga linear e operando em condução contínua. Essa consideração é válida visto que o inversor *boost* trifásico pode ser considerado como a associação de três conversores *boost* monofásicos independentes.

A Figura 40 apresenta o conversor *boost* monofásico que será utilizado no projeto do controle.

Como mencionado anteriormente, a análise do conversor *boost* e seu equacionamento será feita para operação em condução contínua, o que resulta em apenas duas etapas de operação. As variáveis de entrada do controle consideradas no equacionamento serão a corrente no indutor e a tensão no capacitor.




Figura 40 – Conversor Boost Monofásico

Primeira etapa de operação: Ocorre quando Q_2 está conduzindo e Q_1 não recebe pulso de comando. Nesta etapa ocorre o armazenamento de energia no indutor de entrada. A Figura 41 apresenta o circuito equivalente a esta primeira etapa de operação.




Figura 41 – Primeira Etapa de Operação

Analisando o circuito apresentado na Figura 41, são obtidas as seguintes equações de estado:

$$\begin{aligned}
 -V_{in} + v_L &= 0 \\
 \frac{di_L}{dt} &= \frac{V_{in}}{L}
 \end{aligned}
 \tag{124}$$

$$iC = -iR$$

$$\frac{dvC}{dt} = -\frac{vC}{R \cdot C} \quad (125)$$

Segunda Etapa de Operação: Nesta etapa de operação, a chave Q_2 abre e a chave Q_1 recebe pulso para conduzir. No entanto o caminho de circulação da corrente é dado através do diodo que se encontra em anti-paralelo com esta chave. A energia que anteriormente foi armazenada no indutor é entregue a carga nesta etapa de operação. A Figura 42 apresenta o circuito equivalente desta etapa.




Figura 42 – Segunda Etapa de Operação

As equações de estado obtidas para a segunda etapa de operação podem ser observadas através das equações (126) e (127).

$$-V_{in} + vL + vC = 0$$

$$\frac{di_L}{dt} = \frac{V_{in} - vC}{L} \quad (126)$$

$$iL = iC + iR$$

$$\frac{dvC}{dt} = \frac{iL}{C} - \frac{vC}{R \cdot C} \quad (127)$$

Agrupando as equações de estado em forma matricial:

$$\begin{bmatrix} \dot{vC} \\ \dot{iL} \end{bmatrix} = \begin{bmatrix} \frac{-1}{R \cdot C} & \frac{1}{C} \\ \frac{-1}{L} & 0 \end{bmatrix} \cdot \begin{bmatrix} vC \\ iL \end{bmatrix} + \begin{bmatrix} \frac{-iL}{C} \\ \frac{vC}{L} \end{bmatrix} \cdot \gamma + \begin{bmatrix} 0 \\ \frac{V_{in}}{L} \end{bmatrix} \quad (128)$$

Onde:

$$\gamma = \begin{cases} 1 \rightarrow Q_1 \text{ off} / Q_2 \text{ on} \\ 0 \rightarrow Q_1 \text{ on} / Q_2 \text{ off} \end{cases}$$

Reescrevendo as equações de estado na forma compacta, obtem-se a equação (129).

$$\dot{x} = A \cdot x + B \cdot \gamma + C \quad (129)$$

Onde:

$$A = \begin{bmatrix} -\frac{1}{R \cdot C} & \frac{1}{C} \\ -\frac{1}{L} & 0 \end{bmatrix} \quad B = \begin{bmatrix} -\frac{iL}{C} \\ \frac{vC}{L} \end{bmatrix} \quad C = \begin{bmatrix} 0 \\ \frac{V_{in}}{L} \end{bmatrix}$$

Com o objetivo de encontrar uma função de chaveamento cujo ponto de convergência das variáveis de estado esteja centrado na origem, devem-se reescrever as variáveis de estado em função dos erros, uma vez que o objetivo do controle é proporcionar erro nulo.

$$\begin{aligned}\varepsilon_v &= vC - vC_{ref} \\ vC &= \varepsilon_v + vC_{ref}\end{aligned}\tag{130}$$

$$\begin{aligned}\varepsilon_i &= iL - iL_{ref} \\ iL &= \varepsilon_i + iL_{ref}\end{aligned}\tag{131}$$

Sabendo que na equação (129), as variáveis de estados estão representadas pela variável x , pode-se reescrever o erro das variáveis de estados através da equação (132).

$$\begin{aligned}\varepsilon_x &= x - x_{ref} \\ x &= \varepsilon_x + x_{ref}\end{aligned}\tag{132}$$

Portanto, a equação (129) pode ser representada através do erro das variáveis de estado, como apresentado na equação (133).

$$\begin{aligned}\frac{d(\varepsilon_x + x_{ref})}{dt} &= A \cdot (\varepsilon_x + x_{ref}) + B \cdot \gamma + C \\ \dot{\varepsilon}_x &= A \cdot \varepsilon_x + A \cdot x_{ref} + B \cdot \gamma + C\end{aligned}\tag{133}$$

Agrupando as partes constantes da equação (133):

$$D = A \cdot x_{ref} + C$$

$$D = \begin{bmatrix} -\frac{1}{R \cdot C} & \frac{1}{C} \\ -\frac{1}{L} & 0 \end{bmatrix} \cdot \begin{bmatrix} vC_{ref} \\ iL_{ref} \end{bmatrix} + \begin{bmatrix} 0 \\ \frac{V_{in}}{L} \end{bmatrix}$$

$$D = \begin{bmatrix} \frac{iL_{ref}}{C} & -\frac{vC_{ref}}{R \cdot C} \\ \frac{V_{in}}{L} & -\frac{vC_{ref}}{L} \end{bmatrix}$$

$$\dot{\varepsilon}_x = A \cdot \varepsilon_x + B \cdot \gamma + D \quad (134)$$

A função de chaveamento a ser projetada é dada pela equação (135).

$$\sigma = s_1 \cdot \varepsilon_v + s_2 \cdot \varepsilon_i \quad (135)$$

Para tornar a função de chaveamento atrativa o suficiente de modo que os estados consigam atingi-la em um tempo finito, é necessário que a condição descrita através da equação (136) seja atendida.

$$\begin{aligned} \sigma > 0 &\rightarrow \frac{d\sigma}{dt} < 0 \\ \sigma < 0 &\rightarrow \frac{d\sigma}{dt} > 0 \end{aligned} \quad (136)$$

Através da Figura 39, pode-se perceber que quando $\sigma > 0$ significa que os estados já ultrapassaram a função de chaveamento e que a energia entregue a eles deve ser menor, ou seja, o conversor deve manter a chave Q_2 desligada. Na condição $\sigma < 0$, ocorre o contrário,

sendo necessário uma maior injeção de energia, o que resulta em manter a chave Q_2 conduzindo. A partir disso, pode-se concluir que quando $\sigma > 0$, $d\sigma/dt < 0$, $\gamma = 0$ e quando $\sigma < 0$, $d\sigma/dt > 0$, $\gamma = 1$.

A derivada da função de chaveamento é dada pela equação (137).

$$\frac{d\sigma}{dt} = s_1 \cdot \frac{d\varepsilon_v}{dt} + s_2 \cdot \frac{d\varepsilon_i}{dt} \quad (137)$$

Reescrevendo a equação (137) na forma vetorial:

$$\dot{\sigma} = s \cdot \dot{\varepsilon} \quad (138)$$

Onde:

$$s = \begin{bmatrix} s_1 & s_2 \end{bmatrix}$$

$$\varepsilon = \begin{bmatrix} \varepsilon_v \\ \varepsilon_i \end{bmatrix}$$

A relação dos ganhos s_1 e s_2 descreve a inclinação da reta que descreve a função de chaveamento.

Sabendo que o sistema em questão apresenta duas dinâmicas diferentes, ou seja, uma para quando a chave principal está fechada ($\gamma=1$) e outra para quando a chave principal está fechada ($\gamma=0$), pode-se traçar um gráfico relacionando os erros de tensão e erros de corrente, para diferentes condições iniciais, de modo a perceber qual o comportamento do sistema e encontrar graficamente a melhor inclinação da função de chaveamento.

A Figura 43 apresenta o plano de estados do erro de tensão versus erro de corrente para a estrutura 1 ($\gamma=1$).




Figura 43 – Plano de estados para a estrutura 1

De maneira semelhante, foi traçado o plano de estados para a estrutura 2 ($\gamma=0$) que pode ser observado através da Figura 44.




Figura 44 – Plano de estados para a estrutura 2

A operação da estrutura de potência é restrita a faixa $vC > V_{in}$, portanto a estrutura 1 somente é válida na região em que $\varepsilon_v > - (vC_{ref} - V_{in})$. Para encontrar a melhor inclinação da função de chaveamento, optou-se por traçar uma reta que passasse por dois pontos de operação definidos: O ponto de partida e o ponto de estabilidade, onde o erro de tensão deve ser nulo e o erro de corrente deve assumir no máximo o valor de *ripple* estipulado em projeto.

A partir dessas informações e da sobreposição dos gráficos, é possível obter a inclinação da função de chaveamento, tal como apresentado na Figura 45.




Figura 45 - Plano de estados combinando as trajetórias das estruturas 1 e 2

A inclinação da reta que descreve a superfície de chaveamento é aproximadamente igual a 25. Ou seja, quando $\sigma=0$:

$$\begin{aligned}\varepsilon_v &= -\frac{s_2}{s_1} \cdot \varepsilon_i \\ \varepsilon_v &= -25 \cdot \varepsilon_i\end{aligned}\tag{139}$$

Portanto, a inclinação da reta é descrita através da relação entre os ganhos s_2 e s_1 .

$$\frac{s_2}{s_1} = 25 \quad (140)$$

O diagrama de blocos do controle, apresentando os respectivos ganhos de modos deslizantes e a obtenção da função de chaveamento, está apresentado na Figura 46.




Figura 46 – Diagrama de Blocos do controle

No controle por modos deslizantes, os estados são atraídos diretamente para a superfície e após atingi-la se trocam instantaneamente de estrutura. Portanto, para que isto fosse possível na prática, seria necessário que a frequência de comutação do conversor fosse infinita. Como isso não é realizável, os sistemas práticos consistem de um comparador por histerese, fazendo com que a trajetória das variáveis de estados a serem controladas tenham o comportamento apresentado na Figura 45. Para poder observar melhor o comportamento da histerese a qual as variáveis de estado são submetidas, um maior detalhamento é apresentado na Figura 47, onde a largura da histerese representada é de 2δ .




Figura 47 – Comportamento da Frequência de Comutação

A frequência de comutação do circuito é dada pela equação (141).

$$f_s = \frac{1}{\Delta t_1 + \Delta t_2} \quad (141)$$

Onde Δt_1 é o tempo em que a estrutura se encontra com a chave principal conduzindo ($\gamma = 1$) e Δt_2 é o intervalo de tempo onde a chave principal está aberta ($\gamma = 0$).

A máxima frequência de chaveamento ocorre quando o conversor está operando sem carga, ou seja, $i_{L_{ref}} = 0$ e $R = \infty$. Considerando essas características, a frequência máxima de comutação pode ser encontrada a partir da equação (142).

$$f_{s_max} = \frac{s_2 \cdot V_{in}}{2 \cdot \delta \cdot L} \cdot \left(1 - \frac{V_{in}}{v C_{ref}} \right) \quad (142)$$

Se todos os demais valores estiverem definidos, é possível encontrar o valor do ganho s_2 a partir da equação (142). Substituindo os valores das grandezas necessárias, o valor do ganho s_2 é encontrado através da equação (143).

$$s_2 = \frac{f_{s_max} \cdot 2 \cdot \delta \cdot L}{V_{in} \cdot \left(1 - \frac{V_{in}}{vC_{ref}}\right)} = \frac{50 \cdot 10^3 \cdot 2 \cdot 0,3 \cdot 130 \cdot 10^{-6}}{48 \cdot \left(1 - \frac{48}{430}\right)} \cong 0,091 \quad (143)$$

Com o auxílio da equação (140), pode-se determinar o valor do ganho s_1 .

$$s_1 = \frac{s_2}{25} = \frac{0,091}{25} \cong 0,0037 \quad (144)$$

Portanto, é possível reescrever a função chaveamento, substituindo os valores dos respectivos ganhos encontrados graficamente.

$$\sigma = 0,0037 \cdot \varepsilon_v + 0,091 \cdot \varepsilon_i \quad (145)$$

2.4 CONCLUSÕES

No presente capítulo apresentou-se um estudo sobre o controle por regime de deslizamento no qual foram apresentadas suas principais características e equacionamento básico. Também neste capítulo, foi realizado o projeto do controle por modos deslizantes para o conversor boost.

Algumas considerações foram feitas para iniciar o projeto do controle, como por exemplo, utilizar como planta de potência um conversor boost monofásico. No entanto essa consideração é válida visto que o conversor boost trifásico pode ser tratado como a junção de três conversores boost monofásicos independentes.

Para encontrar os valores dos ganhos referentes ao erro de tensão e erro de corrente foi traçado os gráficos referentes as duas estruturas do inversor boost e então traçado a reta que representa a função de chaveamento, de modo a obter a inclinação dessa reta, que nada mais é do que a relação dos ganhos.

3 SIMULAÇÃO

3.1 INTRODUÇÃO

Depois de concluída a etapa de projeto da planta de potência e também o projeto do controle, é necessário simular o circuito com a finalidade de averiguar o funcionamento dos elementos projetados.

A simulação será realizada com o software *Simulink*TM que é parte integrante do pacote *Matlab*TM, o qual foi escolhido em função das seguintes razões: a) possibilita simulações de controle digitais; b) contém ferramentas utilizadas em eletrônica de potência, contidas no conjunto de blocos do “*SimPowerBlock*”; c) facilidade de trabalho e d) por ser bastante conhecido no meio científico.

3.2 DIAGRAMA DE BLOCOS

O diagrama de blocos utilizado para simular a parte de potência no *Simulink* está apresentado na Figura 48. A parte de potência consiste de três conjuntos idênticos formados por uma fonte de alimentação CC, um indutor de entrada, dois IGBT's ligados em braço, um capacitor de saída e a carga constituída de um indutor em série com um resistor, representando o motor de indução. É importante observar que no circuito apresentado as cargas estão conectadas em delta (Δ).




Figura 48 – Circuito da Planta de Potência Simulado

O circuito de controle simulado está apresentado na Figura 49. É importante observar que o circuito apresentado representa apenas o controle de uma das fases. No entanto o controle para as demais é semelhante, diferenciando apenas nas tensões de referência.

Outra observação que pode ser feita com relação ao circuito de controle é que o mesmo apresenta três blocos distintos. O primeiro bloco é responsável pelo controle da corrente de entrada. Neste bloco é possível identificar o ganho do sensor de corrente, o ganho do conversor AD, o nível de tensão CC que a corrente deve receber antes de ser lida pelo DSP, o filtro passa – alta e o ganho da função de chaveamento.

O bloco seguinte está relacionado com o controle da tensão de saída. Características semelhantes ao bloco anterior são encontradas neste bloco, tais como ganho do sensor de tensão, ganho do conversor AD, ganho dos modos deslizantes.

O terceiro bloco que pode ser identificado na Figura 49 tem como objetivo limitar o tempo que a chave principal ficará conduzindo. Para isso utilizou-se o valor máximo da corrente de entrada e um controle secundário, também baseado no controle por histerese.




Figura 49 - Circuito do controle digital simulado

3.3 RESULTADOS DA SIMULAÇÃO

Os resultados obtidos através da simulação proporcionam o conhecimento do conversor em operação, ajudando na detecção de possíveis falhas, bem como ajustes práticos que muitas vezes são necessários.

Visando verificar o bom funcionamento do controle digital e o comportamento global do conversor, os circuitos apresentados na Figura 48 e Figura 49 foram simulados considerando os valores nominais de projeto. Para a simulação, foi considerada uma frequência de amostragem igual a 500 kHz, ou seja, dez vezes a maior frequência de comutação, e um tempo de simulação igual a 50ms, o que proporciona no mínimo três ciclos completos. Os ganhos do controle por modos deslizantes sofreram alterações, visando uma melhor resposta do sistema. Dessa forma, os novos valores dos ganhos passam a ser $s_1=0,017$ e $s_2=0,1$.

A Figura 50 apresenta as tensões de fase v_U , v_V e v_W . É possível notar que no transitório de partida, ocorre uma oscilação na forma de onda das tensões de saída. No entanto, a duração do mesmo é pequena, o que indica que o controle foi capaz de corrigir essa imperfeição num

curto espaço de tempo. Observa-se também que há uma pequena distorção na senóide, devido ao fato do grande esforço que o conversor deve fazer para elevar tensões do nível de 48V (tensão de entrada) até aproximadamente 430V (tensão de pico de saída). Uma experiência foi realizada, aumentando a tensão de entrada para 100V e observou-se uma grande melhora nas distorções das senóides de saída.




Figura 50 – Tensões de Fase vU , vV e vW

As tensões de linha vUV , vVW e vWU podem ser observadas na Figura 51. A mesma oscilação inicial que acontece nas tensões de fase, ocorrem nas tensões de linha. No entanto, as tensões máximas não atingem valores muito maiores que os valores de pico nominais.




Figura 51 – Tensões de Linha – v_{UV} , v_{VW} e v_{WU}

A Figura 52 apresenta as tensões de fase juntamente com as tensões de linha, com o conversor operando em regime permanente, não apresentando as características de transitório na partida. Observa-se que devido às distorções apresentadas pelas tensões de fase, as tensões de linha também apresentam distorções, no entanto um pouco mais suave uma vez que em alguns pontos essas irregularidades são anuladas pela combinação de duas tensões de fase. É importante notar através das Figura 53 e Figura 54 respectivamente que o pico máximo de tensão de fase ocorre em aproximadamente 420V e o valor mínimo em aproximadamente 65V, o que era previsto pelos cálculos efetuados anteriormente.




Figura 52 – Tensões de Fase (com nível CC) e tensões de linha




Figura 53 – Valor máximo da tensão de fase




Figura 54 – Valor mínimo da tensão de fase

As correntes dos indutores de entrada apresentam um comportamento bastante particular, como pode ser observado na Figura 55. A Figura 56 apresenta as mesmas formas de onda referentes às correntes de entrada com o conversor em regime permanente.




Figura 55 – Correntes nos Indutores de Entrada




Figura 56 – Correntes nos Indutores de Entrada – Regime Permanente

Outras formas de onda relevantes a serem observadas na simulação são as correntes de linha, ou seja, as correntes que circularão pelo motor. A Figura 57 apresenta as três correntes i_{UV} , i_{VW} e i_{WU} . Sabe-se que na partida de motores a corrente pode atingir valores que variam entre 6 a 10 vezes o valor da corrente nominal, no entanto isso não é observado na Figura 57 porque na simulação foram utilizados resistores e indutores para simular o modelo do motor de indução.




Figura 57 – Correntes no Motor

Visando verificar a defasagem existente entre tensão e corrente no motor, a Figura 58 apresenta as duas formas de onda mencionadas. Para melhorar a visualização a corrente recebeu um fator multiplicativo de 20 vezes.




Figura 58 – Tensão e Corrente no Motor

Outra característica que foi verificada durante a simulação, foram os valores médios da tensão e corrente no motor. A Figura 59 apresenta a tensão de linha, a corrente no motor, a tensão média de linha e a corrente média do motor.




Figura 59 – Tensão de Linha, tensão média, corrente no motor e corrente média

Para uma melhor visualização dos valores médios da tensão e corrente no motor, estas são apresentadas individualmente nas Figura 60 e Figura 61 respectivamente. Pode-se observar que a tensão e a corrente tem um valor médio diferente de zero somente no transitório de partida e que em regime permanente ambas assumem valores praticamente nulos.




Figura 60 – Tensão média no motor




Figura 61 – Corrente média no motor

3.4 CONCLUSÃO

Neste capítulo apresentou-se o diagrama de blocos tanto da parte de potência quanto da parte de controle, resultados de simulação do conversor proposto no presente trabalho e avaliação dos resultados.

As características relevantes do conversor foram apresentadas através de gráficos adquiridos pelo software de simulação e conforme observado, os resultados simulados estão coerentes com o equacionamento apresentado nos capítulos anteriores.

O principal elemento analisado na simulação foi o controle e este se mostrou eficiente, proporcionando na saída tensões de linha bem similares às esperadas e com pequenas distorções que não serão prejudiciais no acionamento do motor de indução.

Com a ajuda da simulação, os valores dos ganhos da função de chaveamento foram aprimorados, de forma a encontrar ganhos que proporcionassem uma melhor resposta do conversor.

4 IMPLEMENTAÇÃO E RESULTADOS EXPERIMENTAIS

4.1 INTRODUÇÃO

Neste capítulo será apresentado o diagrama de blocos completo do conversor proposto nessa dissertação, fluxograma do controle implementado no DSP, esquemáticos de placas de circuito impresso do conversor e resultados adquiridos experimentalmente.

Na etapa de implementação, serão apresentados alguns elementos que ainda não foram discutidos anteriormente, como por exemplo, o filtro ant-aliasing, parte integrante do condicionamento de sinais. Também na etapa de implementação, serão apresentados esquemáticos das placas de circuito impresso confeccionadas para a parte de potência, condicionamento de sinais e comando e o fluxograma do controle que foi implementado utilizando o DSP.

Como resultados experimentais, serão apresentadas as formas de onda principais adquiridas com o conversor em operação e os resultados serão analisados e comparados com os obtidos através de simulação.

4.2 IMPLEMENTAÇÃO

Após a etapa de simulação e validação da técnica de controle, a construção de um protótipo tornou-se necessária para adquirir resultados experimentais. O controle implementado digitalmente exige alguns cuidados com os sinais que serão entregues ao DSP. Devido a essa necessidade, foi adicionada uma etapa de condicionamento de sinais ao projeto.

A Figura 62 apresenta um diagrama de blocos do conversor proposto.




Figura 62 – Diagrama de blocos do conversor proposto

4.3 PROTÓTIPO DE POTÊNCIA

O protótipo de potência consiste praticamente de três inversores boost monofásicos alimentados por bateria. A grande dificuldade na construção do protótipo foi o projeto e execução dos indutores de entrada, uma vez que a corrente eficaz de entrada tem o valor consideravelmente alto.

Na placa de circuito impresso do conversor, além dos IGBT's, capacitores de saída e drivers, encontram-se também os sensores isolados de corrente. O esquemático da parte de potência do conversor pode ser observado através da Figura 63.

Para obter uma amostra da tensão de saída, foi utilizado como sensor de tensão um divisor resistivo, onde um dos resistores está acoplado na placa de potência e o outro na placa de condicionamento de sinais, evitando desta maneira perdas excessivas. O ganho do sensor de tensão é de 6.02m, de modo a fornecer uma tensão máxima de aproximadamente 2.6V na entrada analógica do DSP.




Figura 63 – Esquemático da parte de potência do conversor

A Figura 64 apresenta a vista superior da placa de circuito impresso do inversor boost trifásico. A vista inferior pode ser observada na Figura 65.

Uma foto do protótipo do inversor boost trifásico é apresentada na Figura 66 onde é possível observar os indutores, placa de potência, placa de condicionamento de sinais e o kit de desenvolvimento utilizado para implementação do controle digital. A placa de potência é apresentada com maior detalhe na Figura 67.




Figura 64 – Placa de potência – Vista superior




Figura 65 – Placa de potência – Vista inferior




Figura 66 – Protótipo do inversor boost trifásico



Figura 67 – Detalhe da placa de potência do conversor

A alimentação do protótipo do inversor boost trifásico consiste na disposição de quatro baterias de automóveis em série. A Figura 68 apresenta uma foto da fonte de alimentação do circuito.



Figura 68 – Fonte de alimentação de 48V

4.4 CONDICIONAMENTO DE SINAIS

Os sinais de tensão e corrente de interesse para o controle, antes de serem enviados para o DSP, passam por uma etapa de condicionamento de sinais.

As correntes de entrada do conversor são lidas através de um sensor de efeito hall *LA-55P* e divisores resistivos ajustados de forma conveniente. O ganho resultante do sensor de efeito hall adicionado ao divisor resistivo recomendado pelo fabricante é de 12m. Após a leitura, os sinais são levados a um circuito somador, que somará o sinal de saída dos sensores de corrente com um nível de tensão constante igual a 1,0V e em seguida são enviados para a entrada do filtro anti-aliasing. A apresenta o divisor resistivo que recebe o sinal do sensor de corrente e o somador de tensão responsável pela soma do nível CC nos sinais de corrente.




Figura 69 – Divisor resistivo de corrente e circuito somador

No caso dos sinais de tensão de fase do conversor, esses são lidos através de divisores resistivos. Devido ao fato da tensão de fase ser somente positiva, torna-se desnecessário a etapa do somador, fazendo com que os sinais lidos pelos divisores resistivos sejam diretamente enviados para o filtro anti-aliasing.

O filtro anti-aliasing utilizado tanto para o sinal de tensão quanto para o sinal de corrente tem como objetivo evitar o fenômeno chamado *aliasing*, ou frequências replicadas que ocorre quando um sinal de alta frequência assume a identidade de um sinal de frequência inferior. Portanto a frequência do filtro anti-aliasing deve ser a metade da frequência de amostragem ou menor. O filtro anti-aliasing utilizado na implementação deste protótipo foi projetado seguindo a metodologia apresentada em [22] e [23]. Para os sinais de tensão, a frequência escolhida foi de aproximadamente 120Hz e para o sinal de corrente, escolheu-se metade da frequência de chaveamento, 150kHz.

Na saída dos filtros anti-aliasing, tanto dos sinais de corrente quanto dos sinais de tensão, há diodos zener para a limitação dos valores de tensão, onde estes devem atuar no caso de irregularidades dos circuitos de leitura e condicionamento. O circuito do filtro anti-aliasing utilizado está apresentado na Figura 70. Os valores dos componentes não estão especificados,

devido ao fato de apresentarem valores diferentes para o filtro anti-aliasing de corrente e de tensão.




Figura 70 – Filtro anti-aliasing

A Figura 71 apresenta o esquemático completo da placa de condicionamento de sinais utilizada.

4.4.1 Isolação e detecção de falhas

Visando adicionar uma proteção extra para o DSP contra possíveis danos que possam ser causados no decorrer da utilização do protótipo e também para elevar os sinais de controle provenientes do controle, foi adicionada uma etapa entre o DSP e os drivers.

Nessa etapa, os sinais de controle são isolados através de acopladores ópticos fazendo com que eventuais falhas não danifiquem o circuito de controle nem o circuito de potência. Nessa mesma etapa, foram adicionados três acopladores ópticos para detectar se ocorreu

alguma falha por sobrecorrente no circuito e três leds que indicam em qual driver ocorreu a erro. Para rearmar o circuito, basta acionar o botão de reset.

O circuito de isolamento e de detecção de erro está apresentado na Figura 72. A placa de circuito impresso que contempla esses circuitos também contém a etapa de condicionamento de sinais. As Figura 73 e Figura 74 apresentam a placa de circuito impresso denominada placa de condicionamento de sinais, vista superior e vista inferior respectivamente.




Figura 71 – Condicionamento de Sinais de tensão e corrente




Figura 72 – Circuito de isolamento e detecção de falhas




Figura 73 – Placa de condicionamento de sinais – Vista superior




Figura 74 – Placa de condicionamento de sinais – Vista inferior

4.5 CONTROLE

O controle por regime de deslizamento foi totalmente implementado digitalmente utilizando o DSP TMS320F2812 da *Texas Instruments*. As características básicas do processador digital de sinais podem ser observadas na Tabela 4. A placa utilizada no controle foi um kit de desenvolvimento, *eZdsp F2812*, fornecido pela *Texas Instruments (TI)*. Este kit proporciona um ambiente completo de desenvolvimento, incluindo a placa e o processador, fonte de alimentação, emulador *JTAG* on-board, conectores para interface de sinais com outros dispositivos, e uma versão específica do *Code Composer StudioTM* (software de programação). Além disso, possui também *IDE Debugger*, e compiladores *ANSI C* e *C++*.

Tabela 4 - Características Básicas do TMS320F2812

Ciclo de Instrução	A duração de cada ciclo de instrução, em 150MHz, é de 6,67ns.
Memória	Memória RAM de acesso único (SARAM), com 16 bits de <i>word</i> , interna ao chip, de 18k.
	Memória FLASH, com 16 bits de <i>word</i> , interna ao chip. Gravada ou apagada com 3,3V, de 128k.
	Não possui memória ROM interna ao chip.
	Possui código de segurança de 128 bits para as memórias SARAM, FLASH e OTP internas ao chip.
	Permite realizar boot com memória ROM.
	Memória ROM OTP, com 16 bits de <i>word</i> , interna ao chip, de 1k. Permite interfaceamento com memórias externas.
Gerenciadores de Eventos	Possui 2 gerenciadores de eventos, EVA e EVB, compostos por: → 4 temporizadores de características gerais (GP); → 16 comparadores (CMP) ou PWMs → 6 / 2 canais para captura (CAP) ou para pulsos de encoder em quadratura (QEP).
Conversores A/D	Possui 16 canais de conversores A/D de 12 bits.
Comunicação Serial	Possui módulo de comunicação serial de 4 pinos para dispositivos periféricos (SPI).
	Possui 2 interfaces de comunicação serial (SCI), que utilizam os registradores SCI-A e SCI-B.
	Possui módulo com porta serial multicanal <i>bufferizada</i> (McBSP).
Controlador de Rede	Possui módulo controlador de área de rede (CAN), com taxa de dados de até 1Mbps.
I/O Digitais	Possui 56 pinos de I/O digitais compartilhadas.
Interrupções externas	Permite ativar interrupções externas através de 3 pinos distintos.
Alimentação	1,9V para o processador (em 150MHz), e 3,3V para as I/O.

Temperatura de trabalho	Pode trabalhar nas temperaturas de -40°C a 85°C , ou de -40°C a 125°C , dependendo da especificação.
CPU de 32Bits	Possui CPU de alta performance de 32 bits, sendo as operações em 16×16 e 32×32 MAC, numa arquitetura de barramento HARWARD.
Controle de Clock e Sistema	Possui controle de CLOCK e SISTEMA, contemplando: → PLL dinâmico; → oscilador interno ao chip; → módulo de temporizador WATCHDOG.

A Figura 75 apresenta uma foto do kit de desenvolvimento utilizado.



Figura 75 – Kit de desenvolvimento

A técnica de controle por modos deslizantes é uma técnica baseada no princípio do controle por histerese, o que implica que para que o controle digital funcione de maneira satisfatória, a frequência de amostragem dos sinais de controle deve ser consideravelmente maior do que a frequência de comutação. Sabendo que a frequência máxima de comutação estipulada no projeto é da ordem de 50kHz, iniciou-se a programação considerando uma frequência de amostragem de 500kHz. No entanto, devido ao grande número de operações matemáticas que deveriam ser realizados dentro da rotina de interrupção, a frequência final de

amostragem ficou em torno de 300kHz, o que proporciona no mínimo 6 amostras por período de chaveamento.

Com o objetivo de facilitar a programação, foi feito um fluxograma que apresenta com maiores detalhes cada etapa do controle. Esse fluxograma está dividido em três partes: rotina principal, rotina de interrupção do ADC (Conversor Analógico – Digital) e interrupção externa. Cada um desses fluxogramas pode ser observado nas Figura 76, Figura 77 e Figura 78 respectivamente.




Figura 76 – Fluxograma da Rotina Principal

Na primeira parte do software de controle, representado pelo fluxograma apresentado na Figura 76, são feitas as configurações iniciais dos periféricos, definição das interrupções a serem utilizadas, geração dos sinais de tensão utilizados de referência no controle e definição das variáveis utilizadas no programa. Na rotina principal não é executado nenhuma parte do programa responsável pelo controle do conversor.

Na interrupção do ADC é onde são feitas todas as contas, comparações e ações do controle por regime de deslizamento.

Primeiramente, são lidas as entradas analógicas que recebem os sinais de tensão e corrente provenientes do conversor. Os ganhos adicionados aos sinais de tensão e corrente através dos sensores e do ADC são retirados nessa primeira parte da rotina. Após isso, as correntes são comparadas com um valor limite, para que caso o valor das mesmas seja maior que o valor de segurança, uma ação de proteção é acionada.

Caso os valores estejam dentro dos limites, as correntes passam por um filtro passa – alta e as tensões são comparadas com os sinais de referência das mesmas. Tanto os sinais de corrente filtrados, quanto o erro de tensão gerado são multiplicados por seus respectivos ganhos e somados para gerar a função de chaveamento.

Com o valor da histerese previamente definido, o valor instantâneo da função de chaveamento é comparado com o valor da histerese, dependendo do resultado, uma ação é gerada, enviando um sinal de comando para as chaves do conversor.




Figura 77 – Fluxograma da Rotina de interrupção do ADC

A interrupção externa tem uma função muito importante para o bom funcionamento do conversor. Caso algum sinal de falha é detectado no conversor, é gerado uma interrupção externa que imediatamente abre todas as chaves do conversor e desabilita a interrupção do ADC. A interrupção denominada Xint tem maior prioridade que a interrupção do ADC.



Figura 78 - Fluxograma da Interrupção externa – Xint

4.6 RESULTADOS EXPERIMENTAIS

Neste item apresentam-se os principais resultados obtidos experimentalmente através dos testes realizados com o protótipo em laboratório.

As principais formas de onda foram adquiridas em diversas condições de operação do conversor. A apresentação dos resultados experimentais divide-se em das fases: utilizando somente carga resistiva para validação do protótipo e utilizando o motor.

4.6.1 Resultados Experimentais para Carga Resistiva

A Figura 79 apresenta as tensões de fase do inversor boost trifásico. É possível observar o grande nível de tensão CC presente em todas as tensões de fase.




Figura 79 – Tensões de Fase ($v_U - v_V - v_W$: 100V/div, 5ms)

As tensões de linha estão apresentadas na Figura 80. Pode-se perceber que devido a existência de nível CC em todas as tensões de fase, quando é realizada a medição das tensões de linha, o nível CC é praticamente nulo. É importante observar que tanto as tensões de fase apresentadas anteriormente, quanto as tensões de linha possuem uma frequência de aproximadamente 60Hz.




Figura 80 – Tensões de Linha ($v_{UV} - v_{VW} - v_{WU}$: 100V/div, 5ms)

Na Figura 81 é possível observar as tensões de linha com maior detalhamento. De acordo com medições feitas através do osciloscópio, é possível afirmar que o pico máximo de tensão de linha é de aproximadamente 215V e que a frequência é de aproximadamente 60Hz, tal qual foi o projetado.




Figura 81 – Tensões de linha (v_{UV} – v_{VW} – v_{WU} : 100V/div, 2.5ms)

A corrente nas fases U, V e W estão apresentadas na Figura 82. Observa-se que o formato das correntes é bem semelhante ao formato senoidal, possuindo algumas distorções que não são agravantes para o bom funcionamento do motor.




Figura 82 – Corrente i_{UV} – i_{VW} – i_{WU} (2A/div, 10ms)

Um maior detalhe da corrente em uma das fases é apresentado na Figura 83.




Figura 83 – Corrente na Fase U (2A/div, 2.5ms)

As correntes nos três indutores de entrada são apresentadas na Figura 85. Pode-se observar que o formato da corrente está bem semelhante ao encontrado através de simulações, comprovando a teoria. Para uma melhor visualização, é apresentada a corrente de uma das fases isoladamente na Figura 85.




Figura 84 – Corrente nos indutores de entrada ($iU - iV - iW$: 10A/div, 2.5ms)




Figura 85 – Corrente no indutor de entrada (10A/div, 2.5ms)

Para testar a robustez do controle, foram gerados sinais de referência de tensão com frequências diferentes de 60Hz. A Figura 86 apresenta as tensões de linha com frequências de aproximadamente 45Hz. De maneira semelhante, foram geradas tensões de referência com frequências maiores que 60Hz. A Figura 87 apresenta as tensões de linha com 75Hz.

É possível observar que os sinais de tensão que contém frequência fundamental diferente de 60Hz, apresentam comportamento bem semelhante comparados com as tensões apresentadas anteriormente em 60Hz.




Figura 86 – Tensões de linha – 45Hz (v_{UV} – v_{VW} – v_{WU} : 100V/div, 5ms)




Figura 87 – Tensões de linha – 75Hz (v_{UV} – v_{VW} – v_{WU} : 100V/div, 2.5ms)

Para fazer a partida do motor de indução e evitar que a corrente suba bruscamente, foi necessário implementar no controle, uma rotina de partida suave.

A partida suave, primeiramente comuta do nível CC de entrada, seguindo para uma tensão CC de 150V e depois para outro nível de tensão CC de 250V, que é o nível de tensão CC encontrado nas três tensões de fase. Após todas as saídas estarem com nível CC de 250V, a tensão de referência passa a ser uma tensão que contém um nível CC juntamente com uma parte AC de amplitude reduzida, de modo a aumentar a amplitude da parte AC até que esta atinja o valor nominal.

A Figura 88 apresenta a tensão que é imposta ao motor no momento da sua partida. Pode-se observar os dois níveis CC distintos no início e a seguir, a referência senoidal de tensão, aumentando suavemente a sua amplitude.




Figura 88 – Tensão imposta na partida (100V/div, 250ms)

A Figura 89 possibilita observar com maior detalhe os níveis de tensão CC e a tensão AC aumentando linearmente, como o objetivo de suavizar a partida do motor.




Figura 89 – Detalhe da tensão de partida (100V/div, 50ms)

4.6.2 Resultados Experimentais para o Motor

Com o objetivo de validar o protótipo, foram realizados testes experimentais acionando um motor de indução. As formas de onda apresentadas a seguir são praticamente as mesmas apresentadas na seção anterior, para carga resistiva.

A Figura 90 apresenta as três tensões de fase do inversor boost.




Figura 90 – Tensões de Fase ($vU - vV - vW$: 100V/div, 5ms)

As tensões de linha podem ser observadas na Figura 91. A análise harmônica das três tensões de linha que serão entregues ao motor está apresentada nas Figura 92, Figura 93 e Figura 94 respectivamente. É possível observar a presença de harmônicas pares, principalmente da 2ª harmônica, o que indica que há um pequeno nível CC nas tensões de linha. Apesar desse resultado não ser o esperado, não prejudicou a partida do motor.




Figura 91 – Tensões de linha ($vUV - vVW - vWU$: 100V/div, 5ms)




Figura 92 – Análise harmônica da tensão v_{UV}




Figura 93 – Análise harmônica da tensão v_{VW}




Figura 94 – Análise harmônica da tensão v_{WU}

A corrente que circula em um dos enrolamentos do motor está apresentada na Figura 95.




Figura 95 – Corrente no motor (1A/div, 10ms)

A corrente no indutor de entrada está apresentada na Figura 96. Pode-se observar que há uma pequena diferença no formato da corrente de entrada quando operando somente com carga resistiva e quando operando com o motor conectado na saída. No entanto, o formato mais similar ao apresentado na simulação é o da corrente de entrada quando operando com o motor, como era esperado, devido a característica de carga resistiva e indutiva, como o utilizado em simulação.




Figura 96 – Corrente no indutor de entrada (10A/div, 2.5ms)

Semelhante ao procedimento com carga resistiva, também foram aplicadas no motor tensões com frequência diferente de 60Hz para variar sua velocidade de operação. As Figura 97 e Figura 98 apresentam as tensões de linha para uma frequência de aproximadamente 45Hz e 75Hz respectivamente.




Figura 97 – Tensões de linha – 45Hz (v_{UV} – v_{VW} – v_{WU} : 100V/div, 5ms)




Figura 98 - Tensões de linha – 75Hz (v_{UV} – v_{VW} – v_{WU} : 100V/div, 2.5ms)

A tensão de fase e a tensão de linha imposta ao motor no momento da partida estão apresentadas nas Figura 99 e Figura 100 respectivamente. Observa-se que na tensão de linha, o nível CC na partida do motor é praticamente nulo.




Figura 99 – Tensão de fase na partida do motor (100V/div, 250ms)




Figura 100 – Tensão de linha na partida do motor (100V/div, 250ms)

4.7 CONCLUSÃO

No presente capítulo foram apresentados detalhes sobre a implementação do protótipo e os resultados experimentais obtidos.

Na parte de implementação do protótipo, abrangeu-se a parte do conversor de potência, condicionamento de sinais e isolamento e detecção de erros, apresentando os esquemáticos referentes a cada circuito bem como o layout das placas de circuito impresso e fotos do protótipo montado. Com relação ao controle, foi apresentado o fluxograma utilizado para a programação do controle e apresentado o kit de desenvolvimento no qual o controle foi implementado.

Os resultados experimentais foram apresentados na sequência do capítulo e de forma distinta para quando utilizado carga resistiva e quando feito o acionamento do motor de indução. Formas de onda dos principais pontos do circuito foram apresentados e verificou-se semelhança com as formas de onda apresentadas no capítulo de simulações. Uma análise do

conteúdo harmônico das tensões de linha foi apresentado e verificou-se algumas componentes indesejáveis, mas apesar disso, o motor comportou-se de maneira satisfatória, bem como o inversor.

5 CONCLUSÕES GERAIS

O estudo apresentado nessa dissertação consiste no desenvolvimento do Inversor Boost Trifásico controlado por Regime de Deslizamento utilizando o DSP TMS320F2812 da *Texas Instruments*. No decorrer deste documento, foram apresentados todos os procedimentos utilizados para a implementação do protótipo, considerações propostas, projeto do controle por modos deslizantes, resultados de simulação, desenvolvimento e implementação do circuito de potência e condicionamento de sinais e para finalizar os resultados experimentais, que consistem de fotos do protótipo montado e formas de onda dos principais pontos do circuito.

O projeto do circuito de potência foi desenvolvido considerando que as chaves receberiam modulação por largura de pulso para realizar o chaveamento, o que facilitou o dimensionamento dos componentes e não interferiu no bom funcionamento do circuito quando controlado através do controle por modos deslizantes. A maior dificuldade com relação ao protótipo do conversor de potência foi a construção dos indutores toroídais, uma vez que a corrente eficaz de entrada é muita alta resultou em indutores consideravelmente robustos.

Com relação ao projeto de controle, foi necessário primeiramente um bom embasamento teórico para poder projetar o controle de maneira apropriada para o inversor. Após a familiarização com o controle por regime de deslizamento, a etapa seguinte foi o cálculo dos ganhos da função de chaveamento e para isso, foi necessário traçar gráficos de planos de estados para as duas estruturas do inversor boost e então combinar as trajetórias de modo a encontrar a melhor inclinação para a reta que descreve a função de chaveamento. O código do

controle foi desenvolvido utilizando a linguagem C e pode-se afirmar que a implementação digital do controle por modos deslizantes foi relativamente fácil devido a simplicidade do código. No entanto o processamento exigido pelo controle foi bastante alto, devido ao fato deste utilizar histerese para controlar o chaveamento. Devido a alta taxa de amostragem necessária para o correto funcionamento da histerese, mesmo o processador utilizado sendo de alta velocidade, verificou-se que não havia tempo útil disponível caso fosse necessário a implementação de rotinas auxiliares, tais como o controle do motor propriamente dito ou interfaces para o usuário. Essa característica de alto processamento exigido se apresentou como ponto negativo para que o controle por regime de deslizamento seja implementado digitalmente, principalmente se utilizado em produtos industriais, onde o mesmo processador geralmente é utilizado para diversas funções e não somente dedicado ao controle.

Verificou-se experimentalmente que a estrutura de potência teve grandes dificuldades para elevar a tensão de saída a níveis muito mais altos que a tensão de entrada. A tensão nominal do inversor boost não foi atingida com um barramento de 48V na entrada, onde o controle se mostrou eficiente, mas ocorreram achatamentos no pico das senóides. Quando a tensão de entrada foi aumentada para aproximadamente 80V, foi possível obter as tensões nominais, sem que ocorressem achatamentos nas mesmas. Com isso, conclui-se que há uma certa deficiência na estrutura do inversor boost quando submetido a elevações muito altas da tensão de saída devido a sua característica não linear principalmente para ganhos elevados.

Portanto, a potência nominal de saída foi obtida com o barramento de entrada em aproximadamente 90V, o que resultou em que a corrente de entrada no indutor não apresenta mais o pico de 83A como calculado e simulado nos capítulos anteriores, passando a apresentar um pico de aproximadamente 44A, como apresentado na Figura 85.

Mesmo com algumas características negativas, o desempenho do inversor boost trifásico controlado digitalmente por regime de deslizamento mostrou-se satisfatório, seguindo a

referência de tensão e proporcionando os sinais desejados na saída do inversor. O controle apresentou robustez na partida do motor e também em variações da tensão de entrada.

REFERÊNCIAS BIBLIOGRÁFICAS

- [1] M. Mezaroba, P. S. G. Giacomini, J. S. Scholtz. “Conversor Elevador/Abaixador com Comutação Suave ZVS PWM e Grampeamento Ativo”. *INDUSCON – Conferência Internacional de Aplicações Industriais*. Bahia – Brasil, 2006.
- [2] V. I. Utkin, “Sliding Modes in Control Optimization”. Berlin 1992, ISBN 3-540-53516-0.
- [3] U. Itkin, “Sliding Modes and Their Application in Variable Structure Systems”. MIR Publishers, Moscow, 1974.
- [4] R. Venkataramanan, A. Sabanovic, S. Cuk. “Sliding Mode Control of DC to DC Converters”. *Power Electronic Group, CalTech*, 1986.
- [5] P. Mattavelli, L. Rossetto, G. Spiazzi, “General - Purpose Sliding - Mode Controller for DC/DC Converter Applications”. 1993. *PESC – Power Electronics Specialist Conference. 25th Annual IEEE*, pp. 609-615.
- [6] R. O. Cáceres, I. Barbi, “A Boost DC-AC Converter: Analysis design, and Experimentation.” *IEEE Transactions on Power Electronics*, 1999, pp. 134-140.
- [7] R. Cáceres, I. Barbi, “Sliding Mode Controller for the Boost Inverter”. 1996, *CIEP – International Power Electronics Congress*, pp. 247-252.
- [8] S. A. Bock, J.R. Pinheiro, H. Gründling, H.L. Hey, H. Pinheiro. “Existence and Stability of Sliding Modes in Bi-directional DC - DC Converters”. 2001, *PESC – Power Electronics Specialist Conference, 32nd Annual IEEE*, pp. 1283 – 1288.
- [9] H. Sira-Ramirez. “Sliding Mode Control for AC to DC Converters”. *CBA – Congresso Brasileiro de Automática* 1988. pp. 21-26.
- [10] H. Pinheiro, A. Martins, J. Pinheiro. “Single Phase Voltage Inverters Controlled by

- Sliding Mode”. *CBA – Congresso Brasileiro de Automática*, 1994. pp. 1177-1182.
- [11] J.Y. Hung, W. Gao, J. C. Hung, “Variable Structure Control: A Survey”. *IEEE Transaction on Industry Electronics*, 1993, pp. 02-21.
- [12] L. C. S Marques, J. Oliveira, M. M. Fusake, P. C. R. Castilho, “Controle de um Motor de Indução Monofásico Usando a abordagem dos Modos Deslizantes. *VI INDUSCON – Conferência Internacional de Aplicações Industriais*. Joinville, 2004.
- [13] I. Barbi, Martins, D.C, “Conversores CC-CC Básicos Não Isolados”. Edição dos Autores. Florianópolis, 2000.
- [14] I. Barbi, “Eletrônica de Potência”. 4ª Edição. Edição do Autor. Florianópolis, 2002.
- [15] R. P. T. Bascopé, A. J. Perin, “O Transistor IGBT aplicado em Eletrônica de Potência”. Ed. Sagra Luzzatto, 1ª Edição. Porto Alegre, 1997.
- [16] W. M. Pastorello Filho, N. Batistela, A. J. Perin. “Controle por Modos Deslizantes Aplicado a Conversores Estáticos de Potência”. SEP – Seminário de Eletrônica de Potência - UFSC 1995.
- [17] R. O. Cáceres I. Barbi, “Família de Conversores CC – CA, Derivados dos Conversores CC – CC Fundamentais.”. Tese de Doutorado. UFSC, 1997.
- [18] I. E. Colling, “Conversores CA – CC Monofásicos e Trifásicos Reversíveis com Elevado Fator de Potência”. Tese de Doutorado. UFSC, 2000.
- [19] E. F. R. Romaneli, “Inversor Boost Trifásico: Teoria, Equacionamento, Simulação e Experimentação”. Dissertação de Mestrado, UFSC, 1998.
- [20] M. Mezaroba, “Inversores com Comutação Suave e Grampeamento Ativo empregando a Técnica de Utilização da Energia de Recuperação Reversa dos Diodos”. Tese de Doutorado, UFSC, 2001.
- [21] W. M. Pastorello Filho, “Controle por Modos Deslizantes Aplicado em Inversores de Tensão”. Dissertação de Mestrado, UFSC, 1995.

- [22] J.S. Scholtz, “Projeto de um Retificador Trifásico Regenerativo com Elevado Fator de Potência e Controle em coordenadas “dq0” Implementado no DSP TMS320F2812”. Dissertação de Mestrado. UDESC, 2006.
- [23] F. L. Cardoso, “Projeto de um Retificador Bidirecional com Elevado Fator de Potência com Controle por Valores Médios Instantâneos Implementado no DSP TMS320F2812”. Dissertação de Mestrado. UDESC, 2006.
- [24] A. Prado Jr, “Introdução ao Controle Digital”. Publicação Interna CCT/UDESC, Julho, 1989.
- [25] Texas Instruments, “TMS320x281x DSP System Control and Interrupts Reference Guide”. Literature Number: SPRU078C. Março, 2005.
- [26] Texas Instruments, “TMS320x28x Analog-to-Digital Converter (ADC) Peripheral Reference Guide”. Literature Number: SPRU060. Junho, 2000.

APÊNDICE I

PROJETO FÍSICO DO INDUTOR DE ENTRADA

Para o indutor de entrada foi utilizado um núcleo toroidal de pó de ferro, visando uma melhor otimização física dos indutores. Conforme apresentado no capítulo 1, os dados para o projeto do indutor são:

$$L_{U,V,W} = 130\mu H \quad (I.1)$$

$$I_o = 41A \quad (I.2)$$

$$I_{U,V,W_max} = 91.3A \quad (I.3)$$

Com os dados acima, é possível projetar fisicamente o indutor, caracterizando seus parâmetros construtivos conforme mostrado na sequência.

Para o dimensionamento físico do indutor, deve-se inicialmente determinar o núcleo a ser utilizado. Considerando que os valores de densidade de corrente, fluxo magnético e fator de preenchimento da janela do núcleo devem ser arbitrados inicialmente, utilizaram-se valores convencionais de projeto, sendo apresentados na Tabela 5:

Tabela 5– Dados para projeto do indutor auxiliar

Fluxo magnético	$B_{max} = 0,62T$
Densidade de corrente	$J_{max} = 590 \frac{A}{cm^2}$
Fator de preenchimento da janela do núcleo	$k_w = 0,4$

De posse destes dados, pode-se determinar o produto de áreas mínimo necessário para o núcleo a ser escolhido, desta forma:

$$Ap = \left(\frac{Lo \cdot Io \cdot Io_{max}}{B_{max} \cdot J_{max} \cdot kW} \right)^x = \left(\frac{130 \cdot 10^{-6} \cdot 41 \cdot 91,3}{0,62 \cdot 590 \cdot 0,4} \right)^{1,14} = 54,32 \text{ cm}^4 \quad (I.4)$$

onde:

Ap - Produto de áreas do núcleo

x - Valor tabelado

Para atender a este produto de áreas necessário, opta-se por utilizar o núcleo modelo 3x MMT330T7725 da Magmatec, o qual apresenta produto de áreas de $101,304 \text{ cm}^4$. A geometria de um núcleo do modelo escolhido é apresentada abaixo na Tabela 6, a qual foi retirada do catálogo eletrônico da Magmatec.




Figura 101 – Núcleo de pó de ferro escolhido para o projeto do indutor

Tabela 6 – Características do núcleo MMT350T7713

OD	77,2mm
ID	49,0mm
HTc	12,7mm
μ	30
A_{Lc}	75nH/espira

Levando em consideração que serão usados três núcleos empilhados, os demais dados do núcleo podem ser obtidos a seguir.

A indutância característica do núcleo é dada por (I.5):

$$A_L = 3 \cdot A_{Lc} = 225nH \quad (I.5)$$

A nova altura do núcleo é dada por (I.6):

$$HT = 3 \cdot HTc = 38,1cm \quad (I.6)$$

A área da janela é dada por (I.7):

$$Wa = \frac{\pi \cdot ID^2}{4} = 18,857cm^2 \quad (I.7)$$

A largura da seção magnética é dada por (I.8):

$$d_A = \frac{OD - ID}{2} = 1,41cm \quad (I.8)$$

A área da seção magnética é dada por (I.9):

$$A_C = 5,372cm^2 \quad (I.9)$$

O produto de áreas do núcleo é determinado através de (I.10):

$$Ap = A_C \cdot Wa = 101,304cm^4 \quad (I.10)$$

O comprimento do caminho magnético do núcleo é dado por (I.11):

$$M_{PL} = 2 \cdot \pi \cdot \left(\frac{ID}{2} + \frac{dA_C}{2} \right) = 19,823cm \quad (I.11)$$

O número de espiras necessário ao indutor é calculado conforme a equação (I.12), sendo este sempre arredondado para cima.

$$N_{esp} = \sqrt{\frac{Lo}{A_L}} = \sqrt{\frac{130 \cdot 10^{-6}}{225 \cdot 10^{-9}}} = 25 \text{ espiras} \quad (I.12)$$

A área de cobre necessária para o indutor pode ser calculada como sendo uma relação entre a corrente que deverá passar pelo indutor pela densidade máxima de corrente suportável pelo cobre. Assim, a área de cobre do indutor é dada por:

$$S_{Lo} = \frac{I_o}{J_{\max}} = \frac{41}{590} = 6,949 \text{ mm}^2 \quad (\text{I.13})$$

Sabendo-se o valor máximo para o diâmetro do fio que comporá o indutor, opta-se por utilizar um número a ser estipulado de fios em paralelo, utilizando o fio AWG 20, o qual apresenta as seguintes características:

Diâmetro do fio nu	$D_{12} = 0,81 \text{ mm}$
Área do fio nu	$S_{12} = 0,57 \text{ mm}^2$
Área do fio isolado	$S_{12_isol} = 0,65 \text{ mm}^2$
Resistência do fio a 100°C	$R_{12_100^\circ\text{C}} = 0,033 \text{ } \Omega/\text{m}$

Desta forma, o número de fios paralelos que irão compor o indutor é uma relação direta entre a área necessária ao indutor e a área de cada fio AWG 20, arredondando o valor para cima. Assim:

$$N_{FP} = \frac{S_{Lo}}{S_{12}} = 13 \quad (\text{I.14})$$

Sabendo-se que o diâmetro do fio de cobre isolado é maior do que o diâmetro do fio de cobre nu e que se deseja enrolar os condutores utilizando uma única camada de enrolamento, pode-se fazer uma verificação da possibilidade de realização do projeto como sendo:

$$N_{\text{fios_máx}} = \frac{2 \cdot \pi \left(\frac{ID}{2} - \frac{d_{CABO}}{2} \right)}{d_{CABO}} = 36,124 \text{ espiras} \quad (\text{I.15})$$

Onde o diâmetro do cabo pode ser dado, aproximadamente por:

$$d_{CABO} = 2 \sqrt{\frac{S_{\text{fio_isolado}} \cdot N_{FP}}{Ke \cdot \pi}} = 3,92 \text{ mm} \quad (\text{I.16})$$

E, neste caso o fator de empacotamento considerado é $Ke = 0,7$, pois o cabo é composto por um determinado número de fios em paralelo.

Como o número de espiras que podem ser enroladas numa única camada do núcleo é maior do que o número de espiras desejado, o projeto é fisicamente realizável.